orasan domain tawiran tanong

[peen1]

Lalaki, mayroon akong isa bit ng signal na nanggagaling mula sa isang mabilis na orasan ng domain at ng pagpunta sa isang mabagal na domain. Ano ang circuit para sa orasan na lumipat ng domain? Ako ng isang 8 bit data halaga pagdating mula sa isang mabilis na orasan ng domain at ng pagpunta sa isang mabagal na orasan ng domain, ano ang circuit para sa? Sa parehong mga kaso ang mabilis domain orasan ay mas mabilis kaysa sa mabagal na orasan ng domain. Salamat in advance

 

[uday_das]

Para sa paglilipat ng isang bit signal (na kung saan ay karaniwang control signal) ng isang karaniwang sinkronisator tulad ng double kabiguan sinkronisator sa destination (mabagal) na domain ay sapat. Ngunit bilang namin ay pagpapadala ng mga data mula sa "mabilis" sa "mabagal" na kailangan namin sa pangangalaga tungkol sa posibilidad ng pagkawala ng data na masyadong, na maaaring nangyayari kapag ang data pagbabago sa mabilis domain orasan sa masyadong madalas na mabagal na orasan domain ay hindi maaaring makuha ang mga ito bago nito aktibo gilid ay darating. Samakatuwid ang mga data mula sa mabilis domain orasan ay dapat na baguhin ang isang beses lamang sa loob ng orasan panahon ng destination (mabagal) orasan domain. Sa kaso ng mga multi-bit na data bus itaas circuit ay hindi sa lahat ng mga pinapayong (yan ay gumagamit ng standard sinkronisator tulad ng double-sumalampak, mux-sumalampak) atbp Narito handshaking o FIFO ay ginustong pamamaraan. Ng control signal (tulad ng data_valid, kinikilala) na ginagamit sa pagkakamay ang pamamaraan ay dapat na-synchronize sa pamamagitan ng karaniwang synchronizers (tulad ng double sumalampak) habang ang mga ito ng solong bit. Maaari mong i-download ang Cliff Cummings papeles na kung saan ilarawan ang mga pamamaraan na ito sa detalye.

 

[semiconductorman]

basahin ang papel, ito ay sagot sa lahat ng iyong mga katanungan http://www.sunburst-design.com/papers/CummingsSNUG2001SJ_AsyncClk.pdf

 

[yln2k2]

Hi, 1) Control signal upang maging matatag o aktibo higit pa sa isang clk panahon ng mabagal clk 2) Data ay dapat na matatag hanggang sa control signal ay maayos latched (maaari mong gamitin ang Ack singnal mula sa mabagal clk domain) 3) Itaas pamamaraan ay maaaring bumagal ang iyong throughput mas mahusay na gamitin ang Async FIFO kung kailangan mo ng tuloy-tuloy na data T / F sa pagitan ng mga domain. 4) Maaari mong gamitin ang isang DPRAM kung nais mong ibahagi ang malaking data .... o maaari mong gamitin ang FIFO controller batay sa laki ng data .... Salamat & Regards yln