nagtatrabaho sa xilinxcoregen

[ahmadagha23]

hi 1-Kung gusto kong gamitin ang isang core mula sa corgen sa aking vhdl source code na hakbang at ang pagpipilian setting ay kinakailangan na gawin? kung saan ang disenyo entery ay dapat kong gamitin (Ise, synplify ,...)? 2-ang lahat ng mga core ng corgen synthsizable? 3-alam sa iyo ng anumang IP core ng library para sa pagpapatupad ng real (fixed o floting point) aritmetika? 4-sain IP core na ginagamit tulad ng mga corgen core? tungkol

 

[kishore2k4]

1. Lamang bumuo ng mga kinakailangang na core sa coregen at idagdag ito sa iyong proyekto sa Ise. Pagkatapos magbigay ng halimbawa ng core mula sa iyong mga module. 2. Depende sa core. Ang ilan sa kanila ay arkitektura na mga tampok tulad ng mga DCMs, ang iba ay maaaring naka-encrypt netlists etc etc 3. Tingnan ang FPU core sa www.opencores.org . IIRC, ito ay nakasulat sa verilog ngunit na hindi dapat maging isang problema gamitin ito. 4. Aling sain-IP core na ikaw ay pakikipag-usap tungkol sa?

 

[echo47]

Ang kasalukuyang bersyon ng Ise Core Generator kasamang configure lumulutang-point na core, isang sain-cosine tumingin-up na core ng talahanayan, at isang CORDIC core matematika. Gayunman, ang ilang mga core ay sinusuportahan lamang sa mga tiyak na FPGAs na. Maaaring kailanganin mong i-install ang pinakabagong Xilinx Ise-update ng IP upang makakuha ng lahat ng mga core. http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp