Multi-bits Sigma Delta-DAC

A

atran_zh

Guest
Kumusta ang lahat

Masaya akong sumali sa forums.Does kahit sino ay may karanasan sa Verilog HDL code para sa Delta Sigma-DAC.Mayroon akong kunwa ang delta-Sigma multi-loop bits para sa WLAN sa Matlab
OSR = 4 (Oversampling Ratio)
BW = 10 MHz (bandwidth)
Ang matlab kunwa ay nagpapakita na ang mga nakamit na SQNR para sa mga kaso ng Mash 4th order na may 5 bits quantizer ay 73 db, na kung saan ang mga kinakailangang SQNR ay 68 db.
Ngayon ako ay dapat isulat ang Verilog code para sa block Matlab.Ako ay nagsimula sa unang kautusan, ikalawang sunod sa Verilog HDL, ngunit nakikita ko ang mga kunwa ay ganap na iba't-ibang gamit ang isa mula sa Matlab, ang ingay ay HINDI hugis sa Verilog Code.At ngayon, ako ay naghahanap upang ayusin ang mga error, ngunit ito ay mahirap, dahil mayroon akong napakakaunting exprience sa digital-disenyo.
Maaari kahit sino tumulong ako, o magbigay ng ilang payo?Ay kahit sino dito ang Verilog code para lamang sa 2nd order delta-Sigma loop?Added matapos ang 1 minuto:Kung ikaw ay interesado, maaari ko bang i-upload ang aking kunwa resulta sa Matlab sa forum.

 
ito ay isang verilog code para sa unang-order DSM, marahil ito ay helpful!
Paumanhin, ngunit kailangan mong mag-login in upang makita ang attachment na ito

 

Welcome to EDABoard.com

Sponsor

Back
Top