Mangyaring iwasto ang aking code: output ang natatanggap ng maling halaga

[test_out]

module C (clk, count, data_in, out); / / INPUT input clk; ang input en; input [05:00] count; input [35:0] data_in ang; / / output output out; / / pahayag reg out = 1 , / / ​​pangunahing CODE laging @ (posedge clk) kung (en) simulan kung (bilangin == 37) kaso (data_in [35:32]) 4'b0001: out

 

[nand_gates]

Narito ay Nawastong code na ito gumagana multa ....

 module C (clk, en, count, data_in, out); / / INPUT input clk; ang input en; input [05:00] bilangin; input [35:0] data_in ang; / / output output out; / / pahayag reg, out_nx; unang out = 1; / / pangunahing CODE laging @ (posedge clk) kung (en) simulan kung (bilangin == 37) kaso (data_in [35:32]) 4'b0001: out

 

[test_out]

Salamat nand gate, Ngunit ito ay hindi pa rin gumagana karapatan, maaari mong makita sa oras t = 100, count = 37, data_in = 1001 ngunit out pa rin panatilihin ang halaga = 1. Anong mga gusto ko ay ang out = 0. Kaya anumang iba pang paraan?

 

[nand_gates]

Checkout ito isa Umaasa oras na ito ito gumagana bilang na gusto mo!

 module C (clk, en, count, data_in, out); / / INPUT input clk; ang input en; input [05:00] bilangin; input [35:0] data_in ang; / / output output out; / / pahayag sa reg out_r, out_nx; unang out_r = 1; / / pangunahing CODE magtalaga = out_nx; laging @ (posedge clk) out_r

 

[pra]

tingin ko kung namin baguhin ang palaging kondisyon sa unang code ito gumagana multa ... gamitin laging @ (posedge clk o bilang) Dahil unang code ay isang kasabay na sistema upang ang mga pagbabago sa bawat + ang gilid ng ang ikot ng orasan ... ito sa oras = 100 ito-na gilid upang ur o / p pa rin ay nagpapakita 1 Huling code sa pamamagitan ng nand_gates ay nagtatrabaho multa