Mangyaring ipaliwanag ang pagkakaiba sa pagitan ng mga dalawang 2stag op-amps

Y

yonzzan

Guest
<img src="http://images.elektroda.net/61_1171645573.JPG" border="0" alt="Please explain difference between these two 2stag op-amps" title="Mangyaring ipaliwanag ang pagkakaiba sa pagitan ng mga dalawang 2stag op-amps"/>

<img src="http://images.elektroda.net/91_1171326283.gif" border="0" alt="Please explain difference between these two 2stag op-amps" title="Mangyaring ipaliwanag ang pagkakaiba sa pagitan ng mga dalawang 2stag op-amps"/>

Added matapos ang 4 minuto:Sa unang isa, NMOS ay konektado sa 1st stage habang PMOS ay konektado sa 1st stage sa ikalawang isa.Paano gumagana ang baguhin na epekto sa mga circuits na ito?

 
Ang ika-2 yugto ng parehong opamp ay karaniwang Source (CS) antas.Ang maaaring NMOS o PMOS CS yugto.Kaya't sa parehong gagana.

 
Hi yonzzan,
Isang nakabukas kapasitor-level-shifter ay utilized sa unang cicuit upang magamit nMOS transistor na ang mga aparato input ng parehong yugto (Dahil may dalawang pMOS trs. At tatlong nMOS trs. Stacked sa unang yugto, ang output voltage CM ng unang yugto ay kadalasang mas mataas kaysa Vtn (threshold ng boltahe ng nMOS aparato) ngunit mababa ang sapat na para sa mga nagmamaneho ng isang pMOS tulad ng sa pangalawang diagram. Gayunman, kung ang isang nakatiklop na-cascode istraktura ay ginagamit bilang unang yugto, ang problema na ito ay hindi mangyayari) .Ito ay dahil sa mas mataas na dati kadaliang kumilos => mas mataas na gm => mas mataas na bilis ng nMOS aparato kung ikukumpara sa kanilang pMOS counterparts.Gayunman, sa bagong mababa ang mga aplikasyon ng boltahe, sabihin nating mas mababa sa 1.2 V, hindi sa antas ng shifter ay kinakailangan dahil sa ang mga output voltage ng unang yugto ay angkop para sa isang nMOS aparato input ng ikalawang yugto.Sa kabilang dako, ang mga espesyal na shifter antas ng mga limitasyon sa paggamit ng mga ito circuit na-sample na data ng mga aplikasyon, kung saan opamp ang gumagana sa isang bahagi at resets sa iba (nakabukas takip. Istruktura karaniwang makabuo ng glitches kung ilalapat sa tuloy-tuloy na-aplikasyon ng oras na kung saan ay hindi matitiis sa maraming mga application).
BTW, tila isang bagay ay kulang sa ikalawang circuit.Walang kabayaran takip.umiiral sa diagram na ito!(marahil ito ay hindi sketched para sa pagpapagaan)

Pagbati,
EZT

 

Welcome to EDABoard.com

Sponsor

Back
Top