mababang kasalukuyang Power Sa (POR) I-reset ang circuit?

C

cmos_ajay

Guest
Hello, kailangan ko upang mag-disenyo ng isang kapangyarihan sa pag-reset ng circuit na consumes lamang 0.7 micro amper. Supply boltahe VDD hanay mula sa 1.4V at sa itaas. Kapag ang supply ng sa ay tumataas at umabot sabihin 1.2V, ang POR signal ay dapat pumunta sa mataas. Maaari mo iminumungkahi anumang matatag architecture para sa? Anumang eskematiko o teknikal na mga dokumento ay ng malaking tulong. Salamat.
 
Anong uri ng teknolohiya ay nagtatrabaho sa? Din ano ay ang katumpakan at ang hysteresis kinakailangan sa limitasyon? Kung gaano kataas ang ang VDD pumunta? Ay ang kasalukuyang spec para sa pinakamataas na VDD o para lamang sa ilang mga partikular na VDD?
 
Hello, ako gamit ang ng isang 0.25um CMOS teknolohiya. Ang VDD maaaring pumunta ng hanggang 2.75V max. at inaasahan ko POR upang pumunta mataas na kapag VDD ay umabot 1.1V Ang kasalukuyang spec. ay para sa pinakamataas na VDD (2.75V). Anumang mga mungkahi??
 
Anong uri ng katumpakan mo nangangailangan sa ang POR spec na sa paglipas ng Proseso at temperatura. Mayroon ba kayong bipolars? Tingin ko na kailangan mo upang gumawa ng isang mababang boltahe reference at pagkatapos ay gamitin ang isang COMPARATOR. Ang isang mababang boltahe ng sanggunian ay maaaring gawin tulad ng isa na ipinapakita sa ang papel na naka-attach.
 
Hello, Salamat para sa mga dokumento. Akong ang bipolar aparato sa aking library. Karaniwan, ako ay iniisip ng mga gamit ang isang pangunahing core bandgap na may COMPARATOR. Gusto kong gamitin ang isang resistively hinati VDD para sa paghahambing sa ang bandgap na boltahe. Ang pagkakaiba-iba ng punto ng paglalakbay sa ilalim ng proseso at temperatura ay maaaring maging 1.1 sa 1.25V. * Ito ay mahalaga na ang bandgap boltahe dumating sa ang COMPARATOR una at pagkatapos ay ang hinati VDD dumating sa COMPARATOR. Kung hindi magkakaroon ng glitch sa o / p. Paano ko makamit ang tamang pagkakasunod-sunod na ito?? Salamat.
 
Kailangan mong siguraduhin na ang anumang Bandgap reference na gamitin mo ay matatag sa supply ng mas mababa kaysa sa iyong biyahe point. Gayundin kailangan mo upang bumuo ng isang Bandgap OK signal na sinasabi na ang ang iyong bandgap boltahe ay pinong. Ang paraan upang bumuo ay magiging sa alinman tingnan boltahe ng bandgap o maaaring tingnan ang VDD kapag ito tumatawid 2 hangganan o anumang ay ang minimum na ng headroom kinakailangan sa pamamagitan ng iyong bandgap. Pagkatapos magbigay ng isang mahabang pagkaantala na tinitiyak sa pinakamasama kaso bandgap ang up at itama matapos ang pagkaantala. Gate ang huling na output COMPARATOR sa ito binuo Bandgap na OK signal.
 
Ipagpalagay ang bandgap boltahe ay sabihin 0.9V at kailangan ko upang makabuo ng isang OK signal. Isang inverter sa vtrip = 0.9V ay multa. Ngunit kung VDD ay itataas sa 2.7V, pagkatapos ang biyahe ng punto ng inverter ay dagdagan. Kaya ito ay hindi maaaring maging mahusay. "Hanapin sa VDD kapag ito ay tumatawid 2 hangganan o anumang ay ang minimum na na headroom kinakailangan sa pamamagitan ng iyong bandgap" .... Puwede ka ipaliwanag ito sa ilang mga diagram o maaaring higit pang mga salita. Aking VDD ramp rate ay maaaring maging masyadong mataas. Salamat.
 
Gusto ko bandgap mas mas mababang upang magbigay ng higit pa margin. Kung ang iyong bandgap ay maaaring patakbuhin ang multa sa isang Vbe at Vth headroom para sa halimbawa ng isa na ipinapakita sa ang papel pagkatapos ay maaari kang gumawa ng isang VDD detector ng isang bagay tulad ng isang naka-attach.
 
Salamat para sa sagot. Bakit kailangan mo ng isang BJT sa VDD detector na iguguhit mo na? Kung temp. pagtaas, at pagkatapos Veb Binabawasan at Vgs (nmos) na mga pagtaas. Kaya Id (nmos) pagtaas. Maaari mong pakipaliwanag? Regards.
 
Ang bjt ang mayroong upang subaybayan sa ang reference sa papel. Dahil ang headroom kinakailangan ng circuit na ang sa kahirapan halos vbe + vth kaya mayroon akong isang vibe at vth na isinalansan sa circuit detector upang ito sinusubaybayan ang reference kinakailangan headroom.
 
Hello, ginawa ko ang circuit sa ng isang bandgap core, isang hinati VDD at COMPARATOR na gagamitin bilang POR. Sa isang mabilis na rate ng sa ramp 0 sa VDD sa 50 amin, ang bandgap ang hindi tumira mabilis sapat. Ang bandgap o / p rises up, ay nagpapakita ng isang overshoot at pagkatapos settles sa nito huling tumatag estado halaga. Ito naaangkop sa ang paghahambing sa COMPARATOR kapag ang bandgap ang ay overshooting?? Ang aking pakiramdam ay na ito ay mas mahusay na maghintay hanggang bandgap ay husay sa tumibay estado halaga at pagkatapos ay ilapat ang hinati VDD (Naantala bersyon) sa iba pang mga input ng COMPARATOR kaya na ang mga circuit ng COMPARATOR gumagawa ng isang tamang paghahambing. Anumang mga mungkahi ay malugod?? Salamat.
 
Paghahambing ang dapat gawin kapag ang bandgap ay ganap husay. At ito ay lubhang mas madaling balewalain ang output ng COMPARATOR hanggang bandgap ay husay sa halip na pag-alis at nag-aaplay ang hinati pababa VDD sa input. Bilang ko iminungkahing sa itaas dapat mong lumikha ng isang bandgap ok signal na may isang binuo sa pagkaantala ng mahabang sapat na tinitiyak na ang pinakamasama kaso o Proseso, boltahe at temperatura iyong bandgap ay matatag (kasama ang ilang mga pagkaantala ng COMPARATOR kung COMPARATOR ay mabagal din) at pagkatapos ay gamitin na bandgap ok signal sa gate COMPARATOR output.
 
Hello, Dahil VDD ay umaangat masyadong mabilis (0 sa 1.4V sa 50us) bandgap ay 'hindi' tumira kapag VDD = 1.1V. Ang nais na pag-reset ng threshold boltahe ay 1.1V. Kapag VDD umabot sa pag-reset ng limitasyon sa halaga ng 1.1V, isang trigger signal ay nabuo. Pagkatapos ng isang pagkaantala cell ay aktibo sa pamamagitan ng trigger ang signal at POR na ang napupunta mataas. Kaya bahagi ay 'inilabas' mula sa pag-reset sa sandaling ang ng POR o / p napupunta mataas. Mayroon bang isang simpleng na architecture bandgap na maaaring manirahan sa magandang sapat sa VDD = 1.1? Nakalakip ay waveform. Salamat at tungkol.
 
Ang bandgap ay hindi kailangan upang tumira sa Vdd ng oras. Hindi mo masisiguro na kung Vdd ay inilapat sa panlabas. Iyon ay kung bakit ako nagmumungkahi upang lumikha ng isang bgok signal. Vdd dumating up ngunit dahil ang bgok signal ay hindi doon ang output ng block POR pa rin mataas dahil ang bgok signal ay hawak ito na paraan. Lamang kapag ang bgok signal dumating pagkatapos lamang ipaalam sa COMPARATOR output upang pumasa sa pamamagitan ng iyong lohika dahil pagkatapos ay alam mo iyong bandgap ay husay at ngayon anuman ang halaga ng Vdd COMPARATOR maaaring gumawa ng isang wastong desisyon.
 
Pls mapabuti ang bandgap disenyo, isang mahusay na disenyo ay maaaring manirahan sa loob ng 3uS kung walang karagdagang loading. At isang bandgap na OK signal sa ilang mga pagkaantala ay maaaring gamitin sa screen ang ilang oras error.
Hello, Dahil VDD ay umaangat masyadong mabilis (0 sa 1.4V sa 50us) bandgap ay 'hindi' tumira kapag VDD = 1.1V. Ang nais na pag-reset ng threshold boltahe ay 1.1V. Kapag VDD umabot sa pag-reset ng limitasyon sa halaga ng 1.1V, isang trigger signal ay nabuo. Pagkatapos ng isang pagkaantala cell ay aktibo sa pamamagitan ng trigger ang signal at POR na ang napupunta mataas. Kaya bahagi ay 'inilabas' mula sa pag-reset sa sandaling ang ng POR o / p napupunta mataas. Mayroon bang isang simpleng na architecture bandgap na maaaring manirahan sa magandang sapat sa VDD = 1.1? Nakalakip ay waveform. Salamat at tungkol.
Click to expand...
 
Kamusta Leo_O2, Maaari ninyo iminumungkahi ilang bandgap na maaaring manirahan sa 3us?
 
Huwag kang magdagdag ng start-up na circuit sa iyong bandgap? Gumamit ng isang mga NMOS upang makita ang bandgap output. Kung ito ay mababa, magpaturok ng isang panimula-up kasalukuyang sa input + ng opamp.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top