Maaari naming gamitin ang mga DFFs na walang pag-reset sa isang disenyo?

[shnain]

Hi lahat, Maaari naming gamitin sa isang DFFs ng disenyo na walang pag-reset? maaaring ito humantong sa isang hindi kilalang halaga sa DFF output? Regards, Said.

 

[subramanyam]

Lahat ng mga asynchronous signal tulad ng pag-reset ng, preset, malinaw ay ginagamit para sa layunin ng pagpapadala ng sistema sa isang kilala na estado sa unang kalagayan. Kung ang pag-reset ng ay hindi ginagamit pagkatapos ay definately flipflop output ay sa anumang hindi kilalang estado sa unang kalagayan. subbu.

 

[cheelgo]

[Quote = subramanyam] Ang lahat ng mga mga asynchronous signal tulad ng pag-reset ng, preset, maaliwalas ay ginagamit para sa layunin ng pagpapadala ng sistema sa isang kilala na estado sa unang kalagayan. Kung ang pag-reset ng ay hindi ginagamit pagkatapos ay definately flipflop output ay sa anumang hindi kilalang estado sa unang kalagayan. Kung u hindi gamitin ang mga ito ang flipflop ang hindi pumunta sa anumang metastable estado. Tingin ko gamit ang isang asynchronous signal mismo ay maaaring maging sanhi ng system upang pumunta sa ito metastable estado??? subbu. [/quote] ito depende sa kung anong uri ng disenyo ng estilo na gusto mo?

 

[sp3_kapil]

[Lahat ng mga mga asynchronous signal tulad ng pag-reset ng, preset, malinaw ay ginagamit para sa layunin ng pagpapadala ng sistema sa isang kilala na estado sa unang kondisyon. Kung ang pag-reset ng ay hindi ginagamit pagkatapos ay definately flipflop output ay sa anumang hindi kilalang estado sa unang kalagayan. Kung u hindi gamitin ang mga ito ang flipflop ang hindi pumunta sa anumang metastable estado. Tingin ko gamit ang isang asynchronous signal ay maaaring maging sanhi mismo ang system upang pumunta sa ng ito metastable kapil estado na ito depende sa kung anong uri ng disenyo ng estilo na gusto mo?

 

[kctang]

Hi, ang aking karanasan ay gumagamit ng mga DFFs na may o walang pag-reset ang hindi talaga bagay. Habang powerup, karamihan sa mga FFs ay malaman ng isang lohika 0 o 1. Ngunit mayroon kang malaman bago kamay ang hindi mapigil na output ay maging sanhi ng ng anumang undesire epekto o hindi. Para sa DFF sa async pag-reset, maaari naming bang pilitin ang mga ito sa alam pag-reset ng estado. Ngunit para sa DFF walang reset ng, maaari pa rin namin gamitin lohika upang makontrol ang output ng estado (ie na ipatupad ang pag-reset ng sync gamit ang lohika, na maaaring gawin gamit ang mga tool ng HDL & pagbubuo kahit na kung lib ay hindi magkakaroon ng anumang mga DFF sa resets). Ang aking pag-aalala ay mayroon kang upang gumawa ng iyong pag-reset ng signal ang isang mataas na puno ng buffer ng fanout o iba ang iyong disenyo ay hindi gagana sa silikon. Sana ito ay maaaring makatulong sa!!

 

[sumit_techkgp]

DFF na kung saan ay ginagamit sa data ay flops maaaring gamitin nang walang pag-reset. Kung walang pangangailangan sa pagsisimula ng isang rehistro at pagkatapos ay hindi na kailangang gamitin ang pag-reset ng. Sumit

 

[Arturi]

Gamitin ang i-reset ang Flip-Flops para sa ang configuration signal ng iyong disenyo. Ito ay matiyak na ang iyong disenyo napupunta sa isang kilalang-estado matapos na pag-reset ng sistema at malamang na i-save ka ng mga maraming pagde-debug ng oras sa antas ng gate ng simulation.

 

[wice]

i ay tumingin sa pamamagitan ng Aklatan ng xilinx fpga Gabay sa dokumento na file, at i mahanap na mayroong mga pangunahing 3 uri ng mga primitives para sa ffs sa xilinx fpga library bilang mga sumusunod: FF sa asynchronous pag-reset, FF na may kasabay sa pag-reset, FF nang walang pag-reset. bakit umiiral ang ikatlong uri ng FF? maging sanhi ng ilang mga oras na kailangan namin ng FF nang walang pag-reset. sa katunayan, hindi lahat ng ffs kailangang napupunta sa isang kilalang halaga ng estado matapos kapangyarihan up.

 

[shiv_emf]

kung ano ang namin ang pagkakaroon ng sa pamamagitan ng hindi pagkakaroon ng pag-reset sa FF? pagruruta ay mapapabuti ... mataas fanout pag-reset ng net haba ay nabawasan thr anumang kapangyarihan o bilis kunin? Lugar ng FF kaunti mas mababa Shiv

 

[clsfox]

[Quote = shiv_emf] kung ano ang namin ang pagkakaroon ng sa pamamagitan ng hindi pagkakaroon ng pag-reset sa FF? pagruruta ay mapapabuti ... mataas fanout pag-reset ng net haba ay nabawasan thr anumang kapangyarihan o bilis kunin? Lugar ng FF kaunti mas mababa Shiv [/quote] Ito ay kung ano ang nais kong hilingin sa pati na rin. Ano ang gusto sa layunin para sa isang DFF walang reset ng? Mayroon bang anumang mga circuits na kailangan ng isang DFF walang reset ng?

 

[eternal_nan]

Ang sagot ay naiiba para sa kasabay at asynchronous methodologies pag-reset ng: 1. Kasabay: mo-save ng isang pagka-antala ng gate upang kung sakaling ikaw ay naghahanap para sa masyadong mataas na bilis na ito ay isang opsyon. Kadalasan beses lamang ang mataas na pipelines bilis ipatupad reset sa unang hanay ng flops at umasa sa ang pag-reset sa 'mapera' sa pamamagitan ng tubo sa paglipas ng ilang mga cycle ng orasan. 2. Ng Asynchronous: async. pag-reset ng flops ay mas malaki kaysa sa mga walang pag-reset ng dahil sa ang mga karagdagang mga transistors na kinakailangan upang pilitin ang estado ng kabiguan. Hindi pagkakaroon ng resets sa mga lugar na maaari mong gawin nang hindi ito ini-imbak mo ang lugar at pagtagas kapangyarihan. Sa pangkalahatan, Gusto ko lamang pinagkakatiwalaan ang medyo senior mga inhinyero sa hukom kung i-reset ang isang partikular na kabiguan o hindi, para sa mga bagong at intermediate designer ipatupad ang lahat ay pag-reset ng patakaran dahil ang mga mali sa darating madali kapag maglaro ka sa pag-reset.

 

[rajsrikanth]

tingin ko doon ay walang pagkakaiba sa pagkakaroon ng pag-reset o hindi pagkakaroon ng

 

[dft_guy]

OK, kukunin ko ilalagay ang aking $ 0.02 sa: Kung walang dahilan na iwan ang pag-reset ng para sa isa o higit pang flops, iwanan ito doon. Ito ay mas mahusay para sa parehong mga simulation at pagsubok. Ngunit na sinabi, may isang lehitimong dahilan para sa hindi paglalagay sa kanila in Flops walang resets ay mas maliit, mas mabilis, at mas mababa kapangyarihan. Hangga't alam mo na pagkatapos ng ilang mga clocks, ang circuit ay malutas mismo, na nangangailangan ng pag-reset? Maraming mga beses, lalo na sa mga datapath na sitwasyon, maaari kang magpasimula ng isang buong landas sa pamamagitan ng pagbibigay ng alinman sa estimulo o isang pag-reset sa simula ng landas, clocking ang circuit ng isang bilang ng mga beses, at ang natitirang bahagi ng landas ay kilala ng mga halaga. Subalit, maging maingat, dahil, hindi ka nais nais na inaasahan para sa parehong kapag disenyo ng isang estado-machine. FSM ay dapat palaging kapangyarihan sa isang kilala na estado. Depende sa sitwasyon. Ngunit magkamali sa gilid ng paglagay resets sa, maliban kung ang iba pang mga hadlang magdikta kung hindi man. Umaasa na ang helpful! John [url = www.dftdigest.com] DFT Digest [/url]

 

[kmrr02]

DFF sa pag-reset ng

 

[shitansh]

[Quote = dft_guy] Subalit, maging maingat, dahil, hindi mo nais na inaasahan para sa parehong kapag ang disenyo ng isang estado-machine. FSM ay dapat palaging kapangyarihan sa isang kilala na estado. [Url = www.dftdigest.com] DFT Digest [/url] [/quote] lubos ako sumasang-ayon sa iyo, para sa pangangalaga ng disenyo ng FSM ay dapat ay dadalhin, habang pagdisenyo ng nanggagalaing bahagi ng FSM, ngunit habang pagdisenyo lohika ng output ng FSM may hindi na kailangan OT sa pag-reset ng paggamit dahil sa kapangyarihan up / reset aksyon, FSM ay sa Kilalang (Idle) stae at Ang output lohika ay determind sa batayan ng magsawa ng FSM, kaya kung ang estado ay kilala pagkatapos output ay din malaman sa kapangyarihan up. HTH - Shitansh Vaghela