LVDS at PLL

[avt]

Ako may nakita, na maraming mga kumpanya ipatupad sa kanilang mga deseializer isang pll, kapag ang iyong magkaroon ng isang n-bit-wide lvds databus sa isa sa dagdag na orasan linya.bakit hindi nila gamitin ang orasan direkta mula sa buffer input?Ibig sabihin ko diferences hilig sa pagitan ng mga deifferent buffers input ay dapat na limitado at pll ay lamang kitang ipakilala sa karagdagang nerbiyusin, ay hindi na ito?

 

[kbulusu]

u kailangan lang ang ilang mga pag-aaral sa PLL at konstruksiyon ng Clock network.Search IEEE at ang iyong mga katanungan ay nasagot sa mas malalim na mga halimbawa.

[quote = "avt"] ko nakita, na maraming mga kumpanya ipatupad sa kanilang mga deseializer isang pll, kapag ang iyong magkaroon ng isang n-bit-wide lvds databus sa isa sa dagdag na orasan linya.bakit hindi nila gamitin ang orasan direkta mula sa buffer input?Ibig sabihin ko diferences hilig sa pagitan ng mga deifferent buffers input ay dapat na limitado at pll ay lamang kitang ipakilala sa karagdagang nerbiyusin, ay hindi na ito? [/ Quote]

 

[avt]

ieee sa paghahanap para sa ano?

 

[tosonal.jain]

hey maaari kahit sino sabihin sa akin bilang mula sa kung saan maaari ako kumuha ang VHDL code para sa implementin DLLL?Kasama ko sa dakilang kailangan ng mga ito
M ko thinkin labanan ito bilang aking proyekto maaari any1 of u tumulong ako bilang kung paano magsimula sa ito?

Pagbati
Sonal

 

[sunjimmy]

Hi,
Kung ang input ng orasan ay ang parehong freq sa rate ng data ng kaunti at ang hilig pagkakaiba sa pagitan ng mga ito ay maliit sapat.Maaari mong gamitin ang orasan sa tarangkahan ang data ng direkta.Subalit sa ilang mga aplikasyon, ang input freq orasan ay lubhang mas mababa kaysa sa rate ng data bit, kailangan mo ng isang PLL upang makabuo ng mga aktwal na rate ng kaunti freq orasan sa mga trangka sa papasok na data.Kung minsan, multi-phase PLL ay ginagamit upang mag-aplay oversampling pamamaraan para sa deserializer.
Ikaw ay kanan.PLL ay gumanyak ng karagdagang nerbiyusin.Kaya karaniwang spce ay tukuyin ang nerbiyusin pagsasapalaran para sa papasok na data.Mula na, ikaw ay malaman ang nerbiyusin pagsasapalaran ng iyong PLL at deserializer.

Hop ito ay tumutulong sa

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Ngiti" border="0" />

 

[avt]

salamat sa iyo puwersahin!

kaya gusto mo rin saay na kapag mayroon akong isang lvds sa bus - sabihin natin na ang isang 4-8 bit malawak na databus sa 622 Mbits / s at isa addintional lvds clk na ay 90 degree phase shifted tungo sa data (ang lahat na ito ay naka-set sa transmiter side) pagkatapos ng isang pll para sa alang-alang sa anumang magiging isang pag-aaksaya ng panahon - at kung clk ay hindi bahagi-shifted sa transmiter side dll isang tumatakbo sa receier side sa lvds ckl inputcould maging ok upang makakuha ng isang 90 degree phase shifted orasan para sa latching ang inputs ng data ...

 

[sunjimmy]

Humigit-kumulang na nagsasalita, Oo!

Ngunit kailangan mong isaalang-alang ang hilig sa pagitan ng databus at orasan signal dahil sa TX o PCB bakas liblib epekto.

 

[funster]

Talagang sa LVDS, ang data rate ay pantay-pantay sa 7x orasan rate, kaya kailangan naming gamitin ang pll sa

multiply input ng orasan sa pamamagitan ng 7 para sa pagbuo ng data ng sample orasan.

malugod na pagbatiavt wrote:

Ako may nakita, na maraming mga kumpanya ipatupad sa kanilang mga deseializer isang pll, kapag ang iyong magkaroon ng isang n-bit-wide lvds databus sa isa sa dagdag na orasan linya.
bakit hindi nila gamitin ang orasan direkta mula sa buffer input?
Ibig sabihin ko diferences hilig sa pagitan ng mga deifferent buffers input ay dapat na limitado at pll ay lamang kitang ipakilala sa karagdagang nerbiyusin, ay hindi na ito?