LDO Mataas freq PSRR

[vovan76]

Hi sa lahat
Gusto kong mag-disenyo LDO sa PSRR> 40db hanggang 100Mhz
Subalit mayroon akong mga problema
1.LDO PSRR limitasyon sa pamamagitan ng amplifier bandwidth ≈ 10-100KHz (na may panlabas na kapasitor)
2.Output kapasitor tungkol sa 2uF dapat makatulong na mapagbuti ang mataas na freq PSRR ngunit kung gayahin ko ang kapasitor RLC modelo at mga pakete ng RLC modelo walang PSRR pagpapabuti
inductance patayin ang lahat ng offchip influance kapasitor.
Lahat ng mga papel na may kaugnayan sa LDO PSRR isyu na hindi kumukuha sa account Inductance

Ang aking tanong ay kahit sino matugunan ang mga katulad na tanong at alam kung paano ko pa rin mapabuti ang mataas na freq PSRR
Salamat

 

[news]

Cyberprzestepcy atakują routery domowe, aby dostać się do kont bankowych Polaków - ostrzega zespół CERT Polska. W ten sposób przestępcy dążą do wyłudzenia danych logowania klientów banków i jednorazowych kodów autoryzacyjnych, a w rezultacie do kradzieży pieniędzy z kont.

Read more...

 

[mengcy]

Gusto kong gumawa ang problemang ito ay mas malinaw.
1, kung magkano ang bonding inductance ikaw ay nagdagdag? Kung ano ang ginagawa ng iyong modelo ng RLC gusto?
2, tanungin mo para sa buong band frequency sa ibaba 100MHz?Maaari mo lamang hilingin ang dalas ng pag-aalaga sa inyo ang tungkol? dahil PSRR ang detoriated mula sa bandwidth amplifier hanggang sa maabot nito ang output pol ang kapasitor nagdadala.

 

[vovan76]

Ok
Ang Freq ay mula 0 -> 80MHz
at RLC modelo ay
Paumanhin, ngunit kailangan mong mag-login in upang makita ang attachment na ito

 

[dick_freebird]

Sa isang PMOS LDO, ang Cgd ay isang mamamatay.Ikaw ay hindi maaaring magdagdag ng
sapat na gate (Cgs) paglilipat upang tumira sa output
aparato.Kapag ang supply ng gumagalaw at ang load ay hindi,
Cgd lungkot bayad sa gate.

Kumuha ng malayo mula sa mga maliliit na signal at tignan lumilipas
ugali.Gusto mong makita kung saan ang mga gate ligalig
talagang lumapit sa, ito ay sa parte o antiphase?Saan ang
ito pagpasok at kung saan ito ay nagkamit up?

Ikaw ay maaaring magkaroon subukan compensating sa isang saliwain
imahen kasalukuyang ngunit ito ay maaaring maging isang nastiness ang lahat ng kanyang sarili.

 

[rfsystem]

Kung ang mga panloob na Cload ay limitado lamang sa mataas na PSRR dalas na ito ay limitado sa pamamagitan ng

Cgd / Cload

Ang panlabas na takip ay maaaring makatulong sa isang maliit na bit dahil ang series inductance at isang mahusay na kalidad ng mga panlabas na takip ng karagdagang lowpass.

Subalit ang solusyon ay LDO chaining.

Kung kayo ay dagdagan ang laki ng LDO-PMOS sa pamamagitan ng 2 mong pataasin Cgd sa pamamagitan ng 2 masyadong.Kaya PSRR ay pumunta pababa sa pamamagitan ng 6dB.Subalit dahil sa drop ay kalahati lamang ang maaari mong ipasok ang isang ikalawang LDO na nagbibigay sa kabuuang higit sa 6dB pagpapabuti.

 

[vovan76]

Hi sa lahat
Salamat sa muling paglalaro

Bilang Naiintindihan ko ang lahat ng iyong mga puna ay para sa mga mababa at katamtaman FREQ
Saan error amplifier LDO's ay may kaugnayan (10k-1MHz karaniwang LDO)

Sa aking kaso gusto ko mapapabuti ang mataas na freq PSRR 40-100MHz

Aking boltahe LDO drop ay tungkol sa 100-200mV at mayroon akong lugar na constrains
(sa pamamagitan ng ang paraan kung paano dalawang cascaded LDO maaaring mapabuti ang mataas na freq PSRR)

Isang tao na matugunan ang isyu na ito?