kung paano upang bigyan ang mga halaga sa uart transmiter

[sreelatha219]

kung paano upang bigyan ang mga halaga sa uart transmiter kaya na maaaring i mga halaga sa pc. nd ito ang aking code module uart_tx (input clk, reset ng input, magpadala ng input, input [07:00] data, output reg Txd); reg [03:00] bitcounter; reg [12:00] counter; reg estado, nextstate ; reg [10:00] rightshiftreg; / / simulan, 8 bit data, itigil bits reg shift, load, malinaw; laging @ (posedge clk) simulan kung (reset) simulan estado

 

[cvc]

Magsulat ng isang Testbench sa Verilog. Sample code:

 module uart_tx_tb; reg clk, i-reset, ihatid; reg [07:00] data, wire Txd; uart_tx dut (.*); / / SystemVerilog syntax / / bumuo ng clk-kaliwa bilang ehersisyo para sa iyo ... / / Ginamit SystemVerilog code, kung ang iyong mga tool dosn't support, baguhin ito / komento ito, / / gamitin plain Verilog o mas mahusay na subukan ang SV tool tulad ng Riviera-Pro (aldec.com) default clocking @ (posedge clk); endclocking unang magsimula: stim # # 10; reset = 0; data = $ random; magpadala = 1; # # 8 magpadala = 0; # # 10 $ tapusin; dulo: stim endmodule: uart_tx_tb

HTH TeamCVC www.cvcblr.com / blog

 

[sreelatha219]

bitcounter; reg [12:00] counter; reg estado, nextstate ; reg [10:00] rightshiftreg; / / simulan, 8 bit data, itigil bits reg shift, load, malinaw; laging @ (posedge clk) simulan kung (reset) simulan estado