Kasalukuyang pili na gumagamit ng JFET sa risistor-divider

[Wamor]

Hi Lahat, Mayroon akong isang boltahe sa kasalukuyang converter na may isang libis ng 1.2195mA / V (kaya 0.82V ay bumuo 1mA na at 0.082V ay bumuo 100uA na). Nilikha ko ang isang circuit na kung saan ang maaari kong piliin sa pagitan ng 2 alon na ito sa isang microcontroller. Para sa ako gumagamit ng P-channel JFET dahil sa kanyang mababang Id-pagtagas kasalukuyang kapag-set sa "off"-estado. Mangyaring tingnan ang kalakip na eskematiko. Vi ay ang boltahe pagpunta sa ang boltahe sa kasalukuyang converter at dapat baguhin sa pagitan ng 0.82V at 0.082V. Kapag ang FET ay bukas (VGS ay positibong = 3.3v) may pa rin ng tulo-kasalukuyang na ay masyadong mataas at na nagtatakda VI sa 0.7954V sa halip ng 0.82V ang output-kasalukuyang ay doon ng arround 0.97mA at hindi sa 1mA tulad ng inaasahan . Kapag ang FET ay sarado sa kasalukuyang ay mga arround 100uA tulad ng inaasahan. Mayroon bang isang paraan upang mabawasan ang pagtagas ito kasalukuyang upang ang 1mA rin sa loob ng + / -4% sa loob ng isang temperatura na hanay ng mga -40 sa 100 degrees. Puwede bang malutas ang problemang ito marahil sa pamamagitan ng paggamit ng isa pang uri ng FET? Salamat ng al para sa iyo mga reponses at pinakamahusay na tungkol, Wamor ang

 

[erikl]

Hindi ko alam kung ang iyong P-channel JFET modelo ay ganap na simetriko (kaya pinagmulan at maubos ay maaaring ma-exchanged), ngunit kung hindi, ang pinagmulan ng dapat ay sa isang mas positibong boltahe kaysa sa maubos.

 

[Wamor]

Hello Erikl, Salamat sa paglalaan ng panahon upang tumugon. Ang JFET na ako gamit sa aking disenyo ay ang MMBFJ177 mula sa Fairchild. Mayroon ding isang uri mula sa OnSemi (MMBFJ177LT1G) kung saan ay inilabas ang gate sa gitna sa pagitan ng maubos at pinagmulan. Puwede ito FET ang solusyon dahil ko kaysa baguhin ang source at maubos sa maken ang pinagmulan sa mas positibong kaysa sa maubos? Mayroon ba kayong mga mungkahi para sa iba pang mga uri ng P-channel JFET na maaari kong gamitin para sa aking aplikasyon kung saan ay mayroon ng isang napakababang tulo na kasalukuyang. Pinakamahusay tungkol, Wamor ang

 

[erikl]

Ang JFET na ako gamit sa aking disenyo ay ang MMBFJ177 mula sa Fairchild. Mayroon ding isang uri mula sa OnSemi (MMBFJ177LT1G) kung saan ay inilabas ang gate sa gitna sa pagitan ng maubos at pinagmulan. Puwede ito FET ang solusyon dahil ko kaysa baguhin ang source at maubos upang gawing mas positibo ang pinagmulan ng sa kaysa sa maubos?

Sila ay parehong may magkatulad na pin layout. Lamang subukan ito!

Mayroon ba kayong mga mungkahi para sa iba pang mga uri P-channel JFET na maaari kong gamitin para sa aking aplikasyon kung saan ay mayroon ng isang napakababang tulo na kasalukuyang.

2N5114 ... 2N5116

 

[FvM]

Ang J177 talaga magkatimbang, ngunit 3.3V ay lamang bahagyang sa itaas ng maximum na cut-off na boltahe + Vds / 2, ilang mga higit pa margin ay sugggested. 2N511x uri ay may kahit na mas mataas na maximum cut-off na boltahe, sa pamamagitan ng ang paraan. Tingin ko, na ang ang batayang maliit NMOSFET ay karaniwang gumanap ng mas mahusay.

 

[Wamor]

Hello FvM at Erikl, Salamat para sa mga tugon. Ang Standard NMOSFET ay may kahit isang mas mataas na tulo-kasalukuyang kapag pagiging sa ang off-estado at ito kasalukuyang pagtaas ng napakabilis sa temperatura na mas mataas kaysa sa 90 degrees. Kapag maubos at pinagmulan ay maaaring exchanged maaaring aking eskematiko trabaho tulad ng inaasahan ko. Ko ng ilang mga pagsubok ngayon at nakita ang 1mA kasalukuyang mananatiling matatag sa pagitan ng 0.958mA at 0982 MA kapag ang pagbabago ng temperatura mula sa 115 degrees sa -50 degrees. Ang 100uA kasalukuyang nag-iiba sa pagitan ng 0,10099 MA at 0.10194mA. Ang pa hindi maunawaan 1mA na kasalukuyang sa hindi eksaktong 1mA. Kahit sino ay may ilang mga ideya? Pinakamahusay tungkol, Wamor ang

 

[FvM]

Upang makilala sa pagitan ng iba't-ibang mga epekto ng temperatura, dapat mong repalce ang FET switch sa pamamagitan ng bukas at maikling sa isang unang hakbang. Ang naiulat na mga deviations maaari ay maaaring ipinaliwanag sa pamamagitan ng regular na risistor TC at iba pang di-mainam na circuit pag-uugali. Para sa ang PJFET, ay ibubukod mo ang posibleng hindi kumpleto cut-off sa pamamagitan ng pagtaas ng gate boltahe?