P
pranavam
Guest
Plz tumulong akoMayroon akong mga sumusunod na alinlangan sa verilogmodule parallel_1 (strobe, data_inp, le1);
input [6:0] data_inp;
input ng strobe;
output [34:0] le1;
reg [34:0] le1;
integer i = 0;
laging @ (posedge strobe)
simulan
kaso (i)
0: le1 [6:0] <= data_inp;
1: le1 [13:7] <= data_inp;
2: le1 [20:14] <= data_inp;
3: le1 [27:21] <= data_inp;
4: le1 [34:28] <= data_inp;
default na: i = 11;
endcase
i = i 1;
wakasan
endmoduleSa output ...le1 magrehistro ay walang halaga .... Bakit????kaso sa 'i' ay hindi Isinasagawa ang sa akin ....plz tumulong ako ...
input [6:0] data_inp;
input ng strobe;
output [34:0] le1;
reg [34:0] le1;
integer i = 0;
laging @ (posedge strobe)
simulan
kaso (i)
0: le1 [6:0] <= data_inp;
1: le1 [13:7] <= data_inp;
2: le1 [20:14] <= data_inp;
3: le1 [27:21] <= data_inp;
4: le1 [34:28] <= data_inp;
default na: i = 11;
endcase
i = i 1;
wakasan
endmoduleSa output ...le1 magrehistro ay walang halaga .... Bakit????kaso sa 'i' ay hindi Isinasagawa ang sa akin ....plz tumulong ako ...