[Kailangan] DDR SDRAM controller code ..............

[rakesh_aadhimoolam]

hi sa lahat ........ i nawala sa pamamagitan ng mga link ng opencores ngunit thogh may paglalarawan ng proyekto ...... may umiiral walang CVS file para sa DDR SDRAM controller .... magiging GRT kung ang isang tao ay nagbibigay sa akin ang code ............... o ang link .......... salamat ...........

 

[kib]

kalakip

 

[rakesh_aadhimoolam]

Salamat KIB ............ magiging GRT kung maaari mong gawin sa akin ang isa pang pabor .......... Anumang mga PDF sa DDR3 controller ...........( Hindi DAtasheets ng Samsung o micron o quimonda)

 

[kib]

Tingin ko datasheet ay dapat maging isang magandang panimulang punto. Ang pangunahing pagkakaiba b / w DDR, DDR2, DDR3 ay lapad prefetch DDR3 ang buffer ay 8 bit, samantalang DDR2 ay ay 4 bit, at DDR ay ay 2 bit Theoretically, ang mga module maaaring transfer data sa ang epektibong clockrate ng 400-800 MHz (para sa isang isang orasan bandwidth ng 800-1600 MHz), kumpara sa kasalukuyang DDR2 saklaw ng 200-533 MHz (400-1066 MHz) o DDR hanay ng mga 100-300 MHz (200-600 MHz). Samakatuwid kailangan mo upang simulan mula sa iyong DDR controller at baguhin ito upang tumakbo para sa DDR3.