Kaganapan kunwa resulta katanungan?

X

xiongdh

Guest
////////////////////////////////////////////////// /////
style1:
reg reg_temp1, reg_temp2;
unang
simulan
reg_temp1 <= 1'b0;
reg_temp2 <= 1'b0;
wakasan
laging @ (posedge orasan)
reg_temp1 <=! reg_temp1;

laging @ (posedge orasan & reg_temp1)
reg_temp2 <=! reg_temp2;
////////////////////////////////////////////////// / / / /////////////////////////////////////////////////// /////
style2:
reg reg_temp1, reg_temp2;
unang
simulan
reg_temp1 <= 1'b0;
reg_temp2 <= 1'b0;
wakasan
laging @ (posedge orasan)
reg_temp1 <=! reg_temp1;

laging @ (posedge orasan)
kung (reg_temp1)
reg_temp2 <=! reg_temp2;
////////////////////////////////////////////////// / / / /
sa kunwa kasangkapan verilog-xl
ang kunwa resulta ay hindi pareho.sa estilo ng 1.the alon ng dalawang signal ay pareho.sa estilo ng 2 reg_temp1 's frequence ay dalawang beses ng reg_temp2.
Kung bakit ito nangyari ????????????

 
Iyon ay ang lahat ng karapatan.Mangyaring aninagin ang mga sumusunod na sitwasyon:

Sa style1:
Ang unang laging sanhi ng "reg_temp1" toggles kapag ang "orasan" rises.Ang ikalawang palaging pandama pagsikat ng reg_temp1 at orasan.Dahil ang assignment sa reg_temp1 pagganap sa delta ng panahon, kaya ang palaging kondisyon na ito ay tunay na sa panahon na iyon ang reg_temp1 rised.sa ibang salita, ang pagbangon ng isang senyas ay maaaring napansin na ang parehong panahon ng pagbabago.Ngunit ang halaga ng mga senyas na hindi.

Sa style2:
Ang unang palaging sanhi ng "reg_temp1" toggles kapag ang "orasan" rises.Ngunit ang ikalawang laging lamang ng kahulugan pagsikat ng orasan at i-check ang halaga ng reg_temp1.Bagong halaga ng reg_temp1 ay hindi balido sa pagsikat ng orasan at ang nakaraang halaga ng reg_temp1 ay isasaalang-alang.

Pagbati,
KH

 

Welcome to EDABoard.com

Sponsor

Back
Top