JTAG interface problema sa master selectmap mode!

M

Mehdi1357

Guest
Hi aking mga kaibigan
I am pagpunta sa disenyo ng isang hardware na batay sa isang virtex-4 FPGA (XC4VSX25) at isang kahilera ng flash (XCF16P).

Ko nakita ang lahat na kailangan na koneksyon sa pagitan ng virtex-4 at kahilera ng flash sa master selectmap mode sa Virtex-4 configuration Guide.pdf (UG071.PDF), pero hindi ko alam kung paano ikonekta ang Xilinx cable header (JTAG interface) sa virtex - 4 at kahilera ng flash.
Ako would maaari tunay nagpapasalamat kung ka sabihin sa akin kung paano gawin ito?
malugod na pagbati

 

Welcome to EDABoard.com

Sponsor

Back
Top