Isang tanong sa DC (set_input_delay at set_clock_latency)

[Websterskimo]

hi set_input_delay ay nangangahulugan na ang pagkaantala na mainam na source sa pagkaantala ng input port at set_clock_latency ay nangangahulugan na ang pagtantya namin postlayout tree latency orasan. Ang aking tanong ay comming.What ay ang fllowing ng tatlong command ibang (tingin ko na ang unang utos ay ang parehong bilang third command, totoo?) set_input_delay 1 [get_ports CLK] set_clock_latency 1 [get_ports CLK] set_clock_latency-source 1 [get_ports CLK ] salamat.

 

[erich123]

Hi Websterskimo, Bilang malayo bilang Alam ko, set_input_delay ay ginamit upang mapilitan ang datapath, ako hindi makita ito ilalapat sa CLK: D

 

[aravind]

ito ay dapat na mag-aplay sa clk reference. input_delay ay may kaugnayan sa clk gilid. unang Ur ng command na nagbibigay para sa input pagkaantala ayon sa clk gilid. pangalawang command-Ur nagsasabi ng orasan latency (arrivel ng orasan-notslew) sa huling (fariest) FF pagkaantala. 3rd command-Ur nagsasabi ng latency ng orasan sa source ay nangangahulugan na ang una (neariest) FF pagkaantala. tingin ko u maintindihan mula sa aking mga definations makita u

 

[no_mad]

hi websterskimo, Para sa mas mahusay na-unawa, u maaari suriin sa ibebenta (Synopsys Online Doc).

 

[s8319]

gamit ang command ng tao sa dc: dc_shell-t> tao set_clock_latency maaari mong makita na ang: ******************************** ***************-source Ipinapahiwatig ang pagkaantala ay mag-aplay sa orasan source latency. Sa pamamagitan ng default, pagkaantala ay inilapat sa orasan network latency. *********************************************** Na ang pagkakaiba

 

[barkha]

set_input_delay tumutukoy sa input ng oras ng pagdating ng isang senyas sa kaugnayan sa orasan. Ito ay ginagamit sa ang input ng mga ports, upang tukuyin ang mga oras na aabutin para sa data na matatag pagkatapos ng gilid ng orasan. Ang timing detalye ng disenyo ay karaniwang ay naglalaman ng impormasyong ito, bilang ang setup / hold ang mga kinakailangan sa oras para sa mga signal ng input. set_clock_latency command ay ginagamit upang tukuyin ang mga tinantyang orasan insertion pagkaantala sa panahon ng pagbubuo. Ito ay pangunahing ginagamit sa panahon ng pagbubuo ng prelayout at tiyempo pagtatasa. Ang tinatayang bilang ng pagkaantala ay isang aproksimasyon ng pagkaantala na ginawa sa pamamagitan ng tree ng pagpapasok ng orasan network (tapos na sa panahon ang phase layout).

 

[brotherjam]

ang input pagkaantala ng unang utos ay 2 mga kaugnay na ang source ng clk kung gagamitin mo ang ikalawang utos ay sabay-sabay. input_delay + clock_latency