isa problema tungkol sa ModelSim

N

nineleo

Guest
I wrote isang TCL script sa itala ang verilog file, hal

#! / usr / bin / tclsh
exec vlib trabaho
exec vmap trabaho trabaho
exec vlog-mabilis \
tukuyin DDR \
# Tukuyin VGA \
top.v \
top_tb.v
may error sa ikaanim na linya (comment na linya) kapag tumakbo ito.
Ngunit kung ang baguhin ito sa c-shell script, diyan ay ok.
bakit?
paano sa iwasto ito?

 
Dahil TCL shell ay hindi nagpapahintulot ng isang puna na nakapasok sa pagitan ng patuloy na linya.Ito ay kasang-ayon sa makitid ang isip shell at Korne shell.Ngunit C shell payagan ng isang puna sa pagitan ng mga patuloy na mga linya.

Dalawang posibleng solusyon:
1.Ganap na burahin ang mga linya ng iba sa commenting-out ito, o puna ang mga linya at ilipat ito sa dulo ng command na linya (pagkatapos top_tb.v).

2.Gamitin cshell.

 

Welcome to EDABoard.com

Sponsor

Back
Top