integrator saturation problema

F

finerain22

Guest
Ako ng isang bagong kanto sa Sigma-Delta moduleitor. Ngayon ko nagtatrabaho sa isang dalawang upang SDM, ENOB = 13bit kamao ko ang mainam na simulation sa Matlab, at hanapin ang output ugoy ng integrator ay-3v ~ +3 v Ngunit 3.3v transistors ay ginagamit sa aming disenyo, ito ay nangangahulugan na ang disenyo sa Matlab ay hindi tama, kailangan ko upang pumili ng isang isa pang hanay ng mga coefficients? Ang tanong isa pang, sa aklat Intorductio sa Sigma-Delta Modulators (Schreier), mayroong isang chaper discribs Halimbawa circuits. Ang may-akda ang sinabi sa libro, dahil sa simulation sa Matlab lamang gamitin ang isa bilang yunit, ang designer na gawin ang ilang mga conversion mula sa unitless form sa real boltahe. Ba ito ang scaling o denormalization ay epekto ng integrator output ugoy? at bakit?
 
Matapos ang boltahe scalling, ang output ugoy ng integrator sa SDM gamit verilog-isang modelo ay naiiba mula sa SDM modelo gamit Matlab modelo, kung paano ito mangyayari?
 
[Quote = finerain22] Pagkatapos boltahe scalling, ang output ugoy ng integrator sa SDM gamit verilog-isang modelo ay naiiba mula sa SDM modelo gamit Matlab modelo, kung paano ito mangyayari? [/Quote] Ito ay depende sa iyong verilog-isang modelo. Karamihan sa mga op-amp modelo tumagal nonideal mga kadahilanan tulad ng saturation, offset, atbp sa pagsasaalang-alang, habang ang mga modelo sa matlab alalahanin matematika isyu lamang.
 
[Quote = ShaunZ] [quote = finerain22] Pagkatapos boltahe scalling, ang output ugoy ng integrator sa SDM gamit verilog-isang modelo ay naiiba mula sa SDM modelo gamit Matlab modelo, kung paano ito mangyayari? [/Quote] Ito ay depende sa iyong verilog -isang modelo. Karamihan sa mga op-amp modelo tumagal nonideal mga kadahilanan tulad ng saturation, offset, atbp sa pagsasaalang-alang, habang ang mga modelo sa matlab alalahanin matematika isyu lamang. [/Quote] Sa verilog-isang modelo, gamitin ang boltahe-control boltahe source sa modelo ng opamp, ang makakuha ay 2000, offset at saturation ay hindi nababahala. Ang kapanggapan oras ay mahaba, dahil ang accumalted error ay kaya malaki, na ang verilog-isang modelo ay nagpapakita ng isang diffence mula sa modelo ng matlab. Ito siguro ang point. Salamat para sa iyong reply.
 

Welcome to EDABoard.com

Sponsor

Back
Top