INL & DNL simulation gamit Spectre indayog

[pnanda65675]

may i ito 10-bit na tubo ADC na nagpapatakbo sa 6.75Mhz, nais ko upang subukan ang INL & DNL kadahilanan para sa aking ADC, Alam ko ito dapat gawin gamit ang lumilipas pinag-aaralan ... sa kung anong uri ng input ang dapat i bigyan, na ako kaugalian input sa ADC. At kung gaano katagal u kailangan tumakbo at kung gaano karaming oras ang kinakailangan??

 

[shpongle]

Sa praktikal cdtions, ito ay depende sa iyong resolution ngunit dito maaari kang bumuo ng mga ideal na stimuli. Isang ramp (pataas at pababa) ay dapat na magandang upang makabuo ng isang histogram. Bahagyang Sobra na (10%) ang iyong input sa converter na ba na cover mo ang buong saklaw. Libis ng ramp na naka-link sa ang bilang ng mga halimbawa / bin kailangan mo: katumpakan proporsyonal sa 1 / N kung saan ang N ay ang average na bilang ng mga hit / bin. Pagkatapos histogram, kapabayaan parehong code na bahagi at compute DNL, ​​INL. Ito ay maaaring masyadong mahaba ... Tunay na interesado kung ang isang tao ay isang mas mahusay na ideya

 

[kytan]

Maaari mong gawin na sa isang ramp ngunit sa wakas kapag nakuha mo ang iyong chip dinisenyo ito ay masyadong mahirap upang makakuha ng isang magandang output ramp mula sa isang aktwal na instrumento hukuman upang i-verify kung ang iyong panteorya resulta ay malapit sa ang tunay na resulta, kaya ang ginagamit ng industriya ng sain alon sa pamamagitan ng default dahil sain wave henerasyon ay pinaka "malinis" ibig sabihin walang phase ingay kaunting harmonika. Mo pa ring makakuha ng isang histogram ngunit higit pa sa mga hit sa tugatog at labangan ng sinewave kaysa sa gitna. Mangyaring sumangguni sa IEEE magkaroon ng mga std 1241 para sa ang inirerekumendang pagsubok at pagtutuos diskarte na lamang ako talked tungkol sa. Ang pagtutuos ay mas kumplikado bilang maaari mong makita ang mula sa dokumento ng IEEE standard

 

[shpongle]

anumang mga ideya tungkol sa isang pamamaraan ng pag-iwas sa mahabang proseso ng pagkuha ng mga sample ng output para sa histogram?

 

[rambus_ddr]

Sa indayog simulation, ang opamp at COMPARATOR ay halos ideal (walang offset at walang ingay sa Tran simulation), pagkatapos ang INL at DNL sa mga resulta ng simulation ay mas mahusay kaysa sa mga resulta ng pagsubok chip. Paano ako magdagdag ng mga ito nonideal mga katotohanan sa ritmo, at makakuha ng isang statistical resulta, at baguhin ang aking disenyo. Salamat iyong payo!