FPGA pagdisenyo

[deepshah]

hi
ako makatarungan magkulang sa malaman ang magkabit ng istraktura 8 CLB FPGA kung paano gawin iyon?
at kung paano gayahin SRAM sa ritmo? (kung ano ang input? orasan timming diagram ako ay may upang magsingit ng sa ananlog kapaligiran?)

 

[Satanas]

I'm a bit nalilito sa pamamagitan ng iyong katanungan.

Aliw-iw ay hindi ko FPGA simulations.Kailangan mong gamitin ang Xilinx Ise sa modelSim at VHDL o ng isang bagay (depende sa iyong target FPGA).Maliban na lamang kung ako ganap ko pagkakaunawaan iyong katanungan.