S
Sink0
Guest
Kumusta, kailangan i upang lumikha ng isang M-LVDS nwtwork tumatakbo sa 50-100Mbps. Dahil hindi ko makahanap ng anumang mga driver na maaaring mailagay na tumakbo na multdrop network (anumang protocol at datalink dinisenyo na may maliit at laki ng variable packet (Max 256 bytes) magiging angkop) i dinisenyo ng isa ang aking sarili sa isang FPGA. Sa sa uC / DSP bahagi doon ay isang 8 / 16 bits kahilera interface at sa M-LVDS orasan ay mababawi gamit ang oversampling ang data (gamit ang mag-alsa at mahulog gilid at isang pangalawang orasan na may 90 degree phase tulad ng inilarawan sa ito papel: http://www.date-conference.com/proceedings/PAPERS/2010/DATE10/PDFFILES/IP2_04.PDF Ang fisrt tanong ay:. Ay posible na ipatupad tulad oversampling sa isang CPLD? CPLDs ba kayong mga uri ng PLL o isang bagay tulad na Pangalawa:?? tingin ninyo CPLDs ay pumunta sa upang manatili sa merkado para sa isang mahabang oras O ito ay pagpunta sa mawala at magkakaroon lamang FPGAs Ikatlong:? aparato na ito ay dapat kayong real maliit na bakas ng paa. Ang pinakamahusay na i natagpuan ay isang EP1C3 ng Altera, ngunit isa sa anumang alam kung gaano katagal ay pagpunta sa tumagal ng hanggang sa aparato na ito ay hindi na ipinagpatuloy? Anumang sugestion ng paggamit ng isang CPLD o FPGA para sa disenyo, o sugestions ng anumang maliit na fottprint (walang BGA) FPGA ng Altera o Xilinx (i ang nakuha download cable ng parehong at wala gusto upang makakuha ng isang bagong isa). Salamat sa iyo!