FPGA - maramihang pulso generator

[blitzwing]

Hi sa lahat

Ako ay nagsisikap na gumawa ng gumawa ng FPGA mula sa mga io Pins pulses na may duty cycle ng 50%.
Ang dalas ng pulso ay dapat ma-palitan ito mula sa 1 Hz sa 10-15 MHz na may isang
hakbang 1 Hz.

Ko na ginagamit accumulators upang magawa iyon.(IDEA kinuha mula sa DDS).Ako dont pag-aalaga sa
gawin ang tibok waveform sa isang sain isa upang i dont gamitin ang DAC o memorya upang isulat ang pattern.

Ang accumulators ay 32bit at at ako ay inilagay ng isang buffer (32 bit) sa bawat isa sa kanila lamang na humawak sa data.Dalhin ko ang mga overflow output at magdala ito sa isang T paltik kabiguan upang makamit ang tibok na may isang 50% duty cycle.The T ff feeds ang io-ipit ng FPGA.

Ako ve nahanap na ito block gastos doesn't magkano sa pintuan sa FPGA.
Isa sa pulso generator block diagram gastos tungkol sa 70 na lohika ng mga sangkap sa isang bagyo II.

Anyway ako na ginawa sa paksang ito dahil maputla ako nagtataka kung kahit sino ay may isang mas mahusay o mas madali idea.By anumang paraan na gusto ako upang maiwasan ang paggamit ng PLLs na gawin ng isang bagay na gusto.

Thanks in advance

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Ngiti" border="0" />

 

[echo47]

Na gumagawa ng malaking, kung hindi mo isip ang nerbiyusin sa iyong cycle output tungkulin.

Bilang isang alternatibo sa umapaw na lohika, maaari mong direktang output pinaka makabuluhang bit ang nagtitipon's.Gusto mo ring kailangan na hatiin ang patong na halaga sa pamamagitan ng 2, o lumawak ang nagtitipon ng isa bit.