Epekto ng PI at PO kinalaman sa Test Coverage

[S. Nikhil]

Hi,

Mga sumusunod ay ang paglalarawan ng isang cell na ginamit sa aming disenyo.
module EMPTYCELL (IP);
input ng IP;
endmodule

Ang mga "ports" na input ng disenyo ay may koneksyon sa mga selula (EMPTYCELL) tulad ng inilarawan sa itaas.Kaya, sa palagay namin na sa panahon ATPG inorder upang maiwasan ang mga pagkakamali sa DRC yugto (SA ATPG daloy) ito ay kinakailangan upang pilitin ang mga "ports" na input sa pagkakaroon ng koneksyon sa cell na ito.Subalit sa pamamagitan ng paggawa nito (ie magdagdag ng PI kinalaman sa mga pangalan ng input port gamit Tetramax), i am getting nabawasan ang test coverage.

Maaari kahit sino gabay sa akin tungkol sa mga ito.

Habang gumagawa ng ATPG, ano ang magiging epekto ng pagdaragdag ng PI at PO kinalaman sa coverage ng pagsubok.

Salamat

Nikhil

 

[vlsi_eda_guy]

Hi Nikhil,

Kung ang mga input port ay direkta at pagkonekta lamang sa mga ito emptycell, at pagkatapos ay hindi na kailangan upang pilitin ang mga inputs.

Kung may ibang mga landas pati na rin para sa mga "ports" na faults input upang sundin at pagkatapos ay tiyak makikita mo ng pagbawas sa coverage.

At bakit sa tingin mo na ito ay humantong sa ilang mga error sa DRC?-vlsi_eda_guy