H
HighTechEE
Guest
Hello Lahat, Sinuman ay may karanasan / isang paboritong EDA tool sa tumagal ng DSP algorithm sa FPGA disenyo daloy? My disenyo daloy ay Matlab modeling upang mabuo ang mga algorithm pagkatapos ay nais upang makabuo ng isang synthesizable code HDL (mas mabuti VHDL) bilang isang resulta. Ang mga pagpipilian ay lilitaw na: 1. Handcrank ang VHDL astig lakas, salungat - mahirap / oras ubos. 2. Bumuo ng 'C' code sa pamamagitan ng mga algorithm, at pagkatapos ay tumakbo na sa pamamagitan ng isang tool upang bumuo ng VHDL, kontra-C code ay hindi bang ipahiram sa concurrency & pipelining napakahusay. 3. Gumamit ng isang 3rd party tool na tumagal ng Matlab m code at pumunta tuwid sa HDL para sa pagbubuo, salungat -.! Hindi umiiral ... Salamat in advance para sa iyong mga tugon, HighTechEE