DC synthesisable code

[alam.tauqueer]

Hi,

Maaari kahit sino masiyahan sabihin sa akin kung ano ang magiging ng hardware sa ilalim na ibinigay hdl code.
at multi hinihimok ng net ay synthesisable sa dc o hindi?

module always_comb10 (in1, in2, out1);
input in1, in2;
output out1;
reg out1;

reg [2:0] r1;

laging @ (r1)

out1 = in1 in2;

laging @ (in1)
out1 = in1;

endmodule

Pagbati
Tauqueer

 

[shiv_emf]

multidriven net r synthesisable ...ibinigay u shud gamitin ang tamang utos opsyon ..

 

[deh_fuhrer]

alam.tauqueer wrote:

Hi,Maaari kahit sino masiyahan sabihin sa akin kung ano ang magiging ng hardware sa ilalim na ibinigay hdl code.

at multi hinihimok ng net ay synthesisable sa dc o hindi?module always_comb10 (in1, in2, out1);

input in1, in2;

output out1;

reg out1;reg [2:0] r1;laging @ (r1)out1 = in1 in2;laging @ (in1)

out1 = in1;endmodulePagbati

Tauqueer

 

[sam536]

Ayon sa default, DC ay magbibigay sa ELAB-366 error habang elaborating disenyo.Ito ay maaaring overrideen sa pamamagitan ng hdlin_prohibit_nontri_multiple_drivers variable.Ito ay malinaw na sinasabi, ang ilang beses na DC ay magbibigay sa mga hindi balidong mga disenyo sa pamamagitan ng altering ang variable.Output ng iyong mga circuit ay maaaring ganito ang hitsura;
#================
tri out1;
magtalaga ng out1 = in1;

Full_adder_cell U1 (. A (out1),. B (in2),. CIN (mababang lohika),. Sum (out1));

#======================

ay ito ang isa sa inaasahan mo para sa iyong mga circuit ..

Pagbati,
Sam

 

[alam.tauqueer]

Hi Sam,

Thaks ng isang pulutong ako ay umaasang ang parehong pag-uugali na kung saan kayo ay may binanggit dito ngunit ako ay hindi rin awarewith ang mga parameter na "hdlin_prohibit_nontri_multiple_drivers".

Thanks a lot
Tauqueer