CMOS Nand at Ni gate

A

a_zai

Guest
hi

ako magkulang sa malaman, kung tayo ay nadagdagan ang kapasitor, Cl para sa Nand at Hindi rin CMOS gate .. kung ano ang happend para sa liko rate ng pintuan?

salamat

 
Maaari bang maging mas tiyak na kapasitor kayo ay tungkol sa pakikipag-usap.kung ka could magbigay ng ilang mga diagram sa ito ay magiging madali ang sagot sa iyong katanungan.

cheers,

 
Hi ..

Sa kasong ito CI ay konektado sa output ng NAND at O pintuan liko rate ay dapat bumaba.

 
nitu wrote:

Hi ..Sa kasong ito CI ay konektado sa output ng NAND at O pintuan liko rate ay dapat bumaba.
 

Welcome to EDABoard.com

Sponsor

Back
Top