Bumuo ng 27 MHz orasan mula sa isang 40 MHz orasan input sa isang FPGA

[ep20k]

Hello lahat ng tao, Gusto kong bumuo ng 27 MHz orasan mula sa isang 40 MHz orasan input sa isang FPGA at walang ideya kung ito ay posible. FPGA ay isang Spartan II XC2S100 mula sa Xilinx. Tulong Anumang ay appreciated. ep20k

 

[zzzyin]

Maaari mong ipahiwatig CLKDLL sa Xilinx aparato FPGA. CLKDV_DIVIDE ay nasa integer value. Ikaw marahil na kailangan ng isang kumbinasyon ng CLKDLLs upang lumikha ng 27MHz. Samakatuwid, maaaring ito ay ipinapayong mas malapit frequency. (40MHz/1.5 = 26.7MHz) Ang mga sumusunod ay halimbawa mula sa Xilinx manu-manong. Hope na ito ay nakatutulong. CLKDLL CLKDLL_instance_name (. CLK0 (user_CLK0),. CLK180 (user_CLK180),. CLK270 (user_CLK270),. CLK2X (user_CLK2X),. CLK90 (user_CLK90),. CLKDV (user_CLKDV),. Naka-lock (user_LOCKED),. CLKFB (user_CLKFB) , CLKIN (user_CLKIN), RST (user_RST));.. defparam CLKDLL_instance_name.CLKDV_DIVIDE = integer_value; / / (1.5,2,2.5,3,4,5,8,16) defparam CLKDLL_instance_name.DUTY_CYCLE_CORRECTION = boolean_value; / / ( totoo, hindi totoo) defparam CLKDLL_instance_name.STARTUP_WAIT = boolean_value; / / (totoo, hindi totoo)

 

[ep20k]

[Quote = zzzyin] 40MHz/1.5 = 26.7MHz) [/quote] Hi zzzyin, ko rin naisip tungkol sa na, ngunit Gusto kong magkaroon ng 27MHz: | Pero salamat pa rin. Siguro isang tao pa ang may isang ideya? ep20k

 

[jcchan]

Upang gamitin ang PLL macro sa FPGA

 

[ep20k]

[Quote = jcchan] Upang gamitin ang PLL macro sa FPGA [/quote] Sigurado ka sa pakikipag-usap tungkol dito? http://www.xilinx.com/bvdocs/appnotes/xapp174.zip