Braso SoC Disenyo, Kailangan mo ng tulong sa pagsisimula

[tariq786]

Hi Guys, Ako ASIC / FPGA designer kung sino ang maaaring isulat ang verilog code, synthesize ang mga ito at Place & Ruta ito. Ako ng mga bagong sa mundo braso. Ako nagtataka kung paano maaaring i tumagal ng verilog code at i-convert ang mga ito sa braso pagpupulong. Ano ang tool chain na kinakailangan at kung saan upang makakuha ng iyon? Din ako ay naguguluhan tungkol sa kung ano ang gamitin kapag marinig i maraming mga tuntunin tulad ng braso sanay sa Pisikal na IP, Logic IP, Standard Cell, Embedded Memory compiler, Interface IP. Maaari isang tao-highlight kung ano ang mga ito, kung kailan at kung saan gamitin ang bawat isa sa kanila. Anumang mga payo o mga tutorial ay lubos na pinahahalagahan. Salamat Sumasaiyo,

 

[rca]

Hi tariq786, braso ay isang processor na kailangan ilang pagtitipon na code upang magsagawa ng isang programa, ay walang kaugnayan na may Verilog! Ang Ang Verilog ay ginagamit sa code sa pag-uugali ng braso processor. Logic IP = standard na tagatala ng cell Memory ay ang pangalan sinabi ng isang tool upang bumuo ng ang memorya Halimbawa na kailangan mong gamitin sa iyong disenyo. Interface IP halimbawa isang USB ip, para sa halimbawang ito normal dalawang bahagi isang pisikal dahil sa mga partikular Pad na kinakailangan para sa USB at ang ikalawang bahagi sa RTL antas o macro na inilagay na naglalaman ng lahat ng kailangan para sa USB protocol. ngunit maaaring ito ay isang I2C, SPI, UART ...

 

[tariq786]

Hi RCA taong masyadong maselan sa pananamit Salamat para sa sagot. Aktwal, mayroon i isang verilog code para sa cortex M0 processor. Ako nagtataka kung paano dapat i gamitin ang mga ito? Salamat para sa pag-clear sa mga larawan ng kaunti.

 

[rca]

Ang braso processor ginamit ang Amba bus upang ma-access ang memory (ram / ROM / eeprom) at interface (sa pamamagitan ng nagrerehistro sa pagmamapa). Inaasahan ko din ang CM0 may bit-banding address? Inaasahan ko ang CM0 gawa bilang CM3, pagkatapos ay sa address 0x000 mayroon kang address pointer stack, 0x0001 ang pag-reset ng interupt vector ...

 

[tariq786]

rca iyong huling tugon ay hindi malinaw sa akin. Sabihin mo sa akin kung paano upang pinakamahusay na gamitin ang cortex M0 verilog core na mayroon i. Salamat

 

[rca]

eh, na ang trabaho ng designer!! Kailangan mong basahin ang dokumentasyon ng braso, na nagpapaliwanag kung paano gumagana ang core ng. Una iyong pangunahing kailangan-reset at ng orasan. Kapag-reset ang deasserted at orasan ay tumatakbo, ang core ay basahin ang address 0x00000000, na naglalaman ng reset ng makakagambala vector, na ibig sabihin, ang core ay tumalon sa ito basahin halaga upang magpatuloy upang isagawa ang programa, sa braso assembly code. Kung ang aking tandaan ay itama sa susunod na address pointer stack initialisation address. Pagkatapos gawin ang lahat ng ito, ang core ay magsagawa ng isang read sa pamamagitan ng code ng AMBA bus, prefered bus upang ma-access ang code. Kailangan mo upang tukuyin kung aling mga uri ng memory ay naglalaman ng ang pag-reset vector makakagambala at ang assembly code ..., ram o ROM o eeprom, o kabiguan, hindi ko alam. kung mayroon ka nang magbigay ng halimbawa ng core, na ginagawa ang isang ito ay gaya ng dati, pumunta sa pamamagitan ng interface upang malaman kung ano ang pangunahing pangangailangan.

 

[574920045]

ginoo, gusto kong matuto braso cortex m0 verilog code, ngunit hindi ko nakukuha ang code.please ipadala ang code sa me.any makatulong ay lubos na pinahahalagahan.