bobo `isama direktiba problema ....

J

jelydonut

Guest
Dati wala ako sa gawin ito bago at ngayon na kong ng kurso ito nagiging sa isang isyu ...

Im trying na gumawa ng isang. H file na binubuo ng mga parameter na kung saan ako maaari lamang `isama sa itala oras.Para sa ilang mga dahilan ang mga parameter lamang tila sa trabaho kung ako lamang ay may mga ito sa module mismo ..

ang anumang mga ideya?

jelydonut

 
@ jelydonut

It sounds tulad ng isang maramihang kasama.Ito ay karaniwang sanhi ng error sa gayon maaari mong gamitin ang isang # ifndef pahayag.

Hindi ako sigurado kung ikaw ay may c libro kaya ko
na magbigay ng halimbawa.

******** Klase ng File *******
# ifndef MyType_h
# define MyType_h
.
.
.
.
# endif
******* End Klase File ******

Ano ang nagagawa nito ay, kung ang uri ay kasama na ito mula sa isang pangunahing function na tumawag sa (# isama), ang ifndef nagtatakda kung ito ay tinukoy na mas maaga.
Kung ito ay, hindi na muli tukuyin.Ngunit kung ito wasen't, pagkatapos ay magpatuloy sa dulo (# endif).

Hope this helps
WA

 
yeewang quotes:
Quote:

Hi, WA, `isama tila mas gusto verilog, hindi C
 
Ako ay tumutukoy sa Verilog ..Nakalimutan ko ang sa banggitin na ..

Ito ay lumiliko out kahit na ako ay ilagay ito sa ibaba ang `timescale direktiba ..at para sa isang parameter sa trabaho na ito ay dapat na matatagpuan sa loob ng module ..kaya isang beses ko inilipat ito, ito na nagsimula sa trabaho ..

jelydonut

 

Welcome to EDABoard.com

Sponsor

Back
Top