Bakit mataas na magbaling rate

[davyzhu]

Hello,

Ako ay nalilito sa dalawang paksa.Ang magbaling rate
ng difinition ay DV / dt at ang output voltage na may kaugnayan sa kasalukuyang output at load kapasitor.

Kaya tingin ko kapag kailangan mo ang isang mataas na mabagal rate (DV / dt), ang isang malaking output kasalukuyang (ie drive lakas) ay kinakailangan.

Ngunit bakit may napili na mataas na magbaling rate at mababang drive lakas ng magkasama (Ito ay isang pagpipilian sa FPGA
ng I / O)?Ay ang sinasabi ng conflict?Salamat!

Davy Zhu
Huling-edit sa pamamagitan ng davyzhu sa 01 Nob 2004 16:03; edit 1 oras sa kabuuang

 

[Hughes]

Ang magbaling rate ay hindi palaging natukoy sa pamamagitan ng na output node.Ito ay tinukoy sa pamamagitan ng paminsan-minsan ang panloob na node, halimbawa, ang output node ng unang yugto sa isang dalawang-yugto amplifier.

 

[wwfieee]

magbaling rate ng op amp na ito ay hindi nakasalalay sa output o kalapit circuit.ito ay ang panloob na sa op amp.ibig sabihin, ang mga op amp pangangailangan upang singilin ang mga panloob na kapasitor at ito ay limitado sa pamamagitan ng bias kasalukuyang ng op amp.ito ay ang pinakamataas na rate na kung aling mga op amp output ay maaaring baguhin.

kaya ang iyong output kapasitor at output voltage magpasya ang oras tapat ng ramp at ang taas ng ramp, at magbaling rate ng opamp ay magpasiya kung ang output ay liko o hindi.