D
davyzhu
Guest
Hello,
Ako ay nalilito sa dalawang paksa.Ang magbaling rate
ng difinition ay DV / dt at ang output voltage na may kaugnayan sa kasalukuyang output at load kapasitor.
Kaya tingin ko kapag kailangan mo ang isang mataas na mabagal rate (DV / dt), ang isang malaking output kasalukuyang (ie drive lakas) ay kinakailangan.
Ngunit bakit may napili na mataas na magbaling rate at mababang drive lakas ng magkasama (Ito ay isang pagpipilian sa FPGA
ng I / O)?Ay ang sinasabi ng conflict?Salamat!
Davy Zhu
Huling-edit sa pamamagitan ng davyzhu sa 01 Nob 2004 16:03; edit 1 oras sa kabuuang
Ako ay nalilito sa dalawang paksa.Ang magbaling rate
ng difinition ay DV / dt at ang output voltage na may kaugnayan sa kasalukuyang output at load kapasitor.
Kaya tingin ko kapag kailangan mo ang isang mataas na mabagal rate (DV / dt), ang isang malaking output kasalukuyang (ie drive lakas) ay kinakailangan.
Ngunit bakit may napili na mataas na magbaling rate at mababang drive lakas ng magkasama (Ito ay isang pagpipilian sa FPGA
ng I / O)?Ay ang sinasabi ng conflict?Salamat!
Davy Zhu
Huling-edit sa pamamagitan ng davyzhu sa 01 Nob 2004 16:03; edit 1 oras sa kabuuang