Ba ng paghahati ng isang orasan sa pamamagitan ng nanggagalaing lohika ay pinahihintulutan??

K

khaila

Guest
Dapat mayroon kaming CLK. Harangan ang isang kailangan CLK / 2. Upang bumuo ng CLK / 2 ginamit ko ang D-FF na ang input nito ay drived sa pamamagitan nito Qn. Maaari ko bang gamitin ito CLK / 2 sa aking mga disenyo??? kaya ako ay may dalawang domain orasan! Ba ng paghahati ng isang orasan sa pamamagitan ng nanggagalaing lohika ay pinahihintulutan sa ASIC disenyo???
 
Hi, hatiin ang lohika ng isang sequencial block ay permited. tungkol, ramesh.s
 
Maaari naming gamitin ang combinational lohika at nanggagalaing lohika sa clocl divider. Sa RTL disenyo, alalahanin namin ang functionality. Sa layout at CTS (orasan tree pagbubuo), alalahanin namin ang timing ng orasan network. quan228228
 
Tiyak, maaari mong gamitin ang clk / 2 sa iyong circuit, ngunit maging maingat habang DFT mode. Gamit ang iyong orasan divider ngayon sourcing ang mga clocks ng pagpunta sa iyong flops, ang ATPG tool ay hindi kung paano upang himukin ang mga ito. Kaya dapat mong laktawan ang pagsusuring ito divider sa scan mode. John [url = www.dftdigest.com] DFT Digest [/url]
 
Oo, maaari mong gamitin ang clk / 2 orasan. Ngunit iInternally nakabuo ng clocks ay nagbibigay tumaas sa isyu testability, dahil ang lohika na hinimok ng isang panloob binuo orasan ay hindi maaaring gawin bahagi ng scan ang kadena. Pagsusulat hadlang tiyempo para sa mga nakabuo ng clocks ay nagiging mas mahirap pati na rin. Solusyon: Idagdag sa circuitry ng pagsubok upang laktawan ang panloob binuo orasan. Halimbawa, kung mayroon kang isang hatiin-by-2 orasan, idagdag sa isang MUX upang pumili ng isang pangunahing orasan input sa ang panloob binuo sa isa para sa test. Ang MUX piliin ang linya ay dapat na kontrolado ng isang pagsubok-mode signal na nanggagaling mula sa isang pangunahing input.
 
maaari mong itakda ang dalawang mode gawin ang tiyempo analaysis sa Sta
 

Welcome to EDABoard.com

Sponsor

Back
Top