Auto lohika ng tubo??

[davyzhu]

Hi lahat, Paggamit ng HDL sa pipelining mano-mano ay isang matibay na gawain. At natagpuan ko ang ilang mga tool tulad ng Synplify tool tubo. Ngunit ang tubo na sila ibinigay ay lamang ipasok ang reg sa pagitan ng RAM at lohika. Ang aking tanong ay: Mayroon bang isang kasangkapan sa auto tubo ang lohika? Halimbawa, gusto kong sa tubo ang lohika sa pamamagitan ng insert N regs. At kung may umiiral tulad ng tool na, ano ang baguhin, antas ng HDL o netlist? Pinakamahusay na patungkol, Davy

 

[eda_wiz]

[Quote = davyzhu] Hi lahat, Paggamit ng HDL sa pipelining mano-mano ay isang matibay na gawain. At natagpuan ko ang ilang mga tool tulad ng Synplify tool tubo. Ngunit ang tubo na sila ibinigay ay lamang ipasok ang reg sa pagitan ng RAM at lohika. Ang aking tanong ay: Mayroon bang isang kasangkapan sa auto tubo ang lohika? Halimbawa, gusto kong sa tubo ang lohika sa pamamagitan ng insert N regs. At kung may umiiral tulad ng tool na, ano ang baguhin, antas ng HDL o netlist? Pinakamagandang tungkol, Davy [/quote] Kung gumagamit ka ng DC, DC-FPGA sa "pipeline_design" command ay maaaring gamitin para sa auto mainit na mainit. Ito ay ipasok ang mga registers sa netlist.