Antena Paglabag sa kaso ng mga std cell disenyo

[vlsitechnology]

Maaari sinuman sabihin sa akin kung paano upang malutas ang antena paglabag sa kaso ng standard na cell? Bcz dito ginagamit namin lamang ng isang layer ng metal na ay M1 kaya walang pagkakataon ng jogging o layer hopping .... Kaya mayroon kaming upang gamitin ang mga diodes ng antena? dito Kung oo pagkatapos ay kung paano upang ilagay at para sa paggawa nito ay mayroon kaming upang gumawa ng isa pang karaniwang cell na tinatawag bilang antena diode at magbigay ng halimbawa kung saan man namin hv anumang antena paglabag?????? Tumugon ako ...

 

[layoutmaster]

Mayroong hindi na kailangan upang lumikha ng isang cell na "antena diode" kung hindi mo nais upang lumikha ng ito ... Kung mayroon kang isang P-substrate proseso, isang simpleng N + contact na inilagay sa paglipas ng substrate sa mga metal nakakonekta sa linya na may "antena paglabag" ay kumilos bilang antena diode tulad ng inilarawan sa iba pang mga post.

 

[vlsitechnology]

Hindi namin maaaring gamitin ang layer hopping diskarteng o jogging diskarte tama? Jogging at layer hopping parehong???

 

[layoutmaster]

Mula sa kung ano ang banggitin tungkol sa pagkakaroon lamang ng isang metal pagkatapos mong i-right, hindi ka maaaring tumalon sa isang M2 upang maiwasan ang paglabag ng antena. Patungkol sa iyong huling tanong, ginawa ko marinig ang parehong mga pangalan para sa diskarteng lamang ang ko na inilarawan sa itaas, kaya ang aking sagot ay OO ...

 

[kumar_eee]

Karaniwan ay hindi namin isaalang-alang ang antena Paglabag para sa mga cell ng STD tulad ng ito ay humantong sa pagtaas ng lugar .. Kaya, hindi namin normal para sa paglalagay ng antena diode o Metal jogging sa antas ng SOC.

 

[layoutmaster]

Karagdagang komento ... tulad ng nabanggit sa pamamagitan ng Kumar, bilang pamantayan na ginagamit namin hindi upang ilagay ang antena diodes (o metal jogging) sa magkaroon ng mga std. cell antas at, bilang karagdagan, sa bloke antas, hindi namin ay gamitin upang gawin ang parehong sa anumang net na ay konektado upang harangan ang I / O pin, simula na net, sa mas mataas na antas, maaaring ma-pagpunta sa isang pagsasabog na bigyan amin aming kailangan "naglalabas landas" ...

 

[vlsitechnology]

Layout master u mangyaring ipaliwanag sa akin muli hindi ako naintindihan tungkol ur block konsepto ..... Bakit hindi ito mangyayari sa buong chip?? "Hindi namin ginagamit upang gawin ang parehong sa anumang net na ay konektado upang harangan ang I / O pin, dahil ang net na, sa mas mataas na antas, ma-pagpunta sa isang pagsasabog na nagbibigay sa amin ng aming kinakailangan na" naglalabas landas "...

 

[layoutmaster]

Nilalayong ko, kapag gumana sa mas mababang antas ng hierarchy (mga bloke na lumikha ng sama-sama ang toplevel o chip ...). Karaniwan mong suriin ang antena nang direkta sa toplevel, makikita mo makita ang kumpletong larawan ngunit minsan maaari mong subukan ang mga ito sa mas mababang hierarchy (isang bloke). May kapag sinabi kong maaari mong maghintay para sa isang toplevel check upang makita kung talagang mayroon kang isang paglabag sa ... I-clear ito ay ngayon?

 

[vlsitechnology]

oo thnks [laki = 2] [kulay = # 999,999] Idinagdag pagkatapos ng 1 minuto: [/kulay] [/laki] Mangyaring ipaliwanag ang pagkakaiba sa pagitan ng jogging at Layer hopping

 

[layoutmaster]

parehong bagay

 

[kumar_eee]

Salamat alot Layoutmaster ... Napakagandang paliwanag ...

 

[vlsitechnology]

Ko ay Sinabi na may bahagyang pagkakaiba sa pagitan ng jogging at Layer hopping ... maaaring i knw wts tht? At isa pang punto ... bakit namin para sa itaas na layer kapag namin layer hopping kung bakit hindi namin pumunta para sa mas mababang layer??

 

[csmode]

-> Kung bakit namin pumunta para sa itaas na layer para sa layer hopping dahil panahon fabricatin masking ay pagpunta mababang layer sa tuktok layer, antinna paglabag ay ang pangunahing b'use bayad pagtitiwalag sa mahabang mga lambat kung u pumunta para sa mas mababang layer bayad ay ipagpatuloy ang daloy b ' gamitin ang mas mababang layer na doon, kung u pumunta para sa itaas na layer pagbabago ay dischaged kapag ang itaas na layer layed.

 

[layoutmaster]

Natin linawin ng isang bagay ... kapag pagharap sa antena epekto mayroong hindi magkano layer na kasangkot, lamang POLY, M1 at (kung ikaw proseso mayroon) M2 (o tuktok, depende sa iyong proseso ng pagpapangalan convention ...) Ang singil na maaari mong nakulong kapag ang pagproseso POLY mask ay dapat na pagkakaroon ng paglabas landas sa lalong madaling proseso M1 (sa pamamagitan ng pagkonekta na poly isang pagsasabog na maaaring maubos ng isang transistor, o anumang, o isang antena diode). Kapag iproseso ang M1, mga karagdagang singil ay naroroon sa sanhi ng POLY entablado (kung wala ng naglalabas path). May kapag ginawa mo (na may pinakamaikling M1 hangga't maaari) layer hopping upang i-minimize ang karagdagang singil akumulasyon. Sa ibang salita, ang isang bilang ipinahayag ko sa ibang mga post, ito ay daan sa iyo upang maiwasan ang pagkuha ng paglabag error kapag check (dahil ang tseke ay batay sa mga ratio ng lugar) ngunit, tulad ng maaari mong makita, ito ay lamang ng isang bahagyang solusyon ... ngunit ito sumasagot kung bakit kang gumawa ng isang itaas na layer hop.