Ano ang sagabal ng MOSFET cap para tagakiskis kabayaran

R

ricklin

Guest
Hi, Lahat ko na dinisenyo ng isang buffer para sa isang reference na boltahe sa standard CMOS proseso. buffer Ang ginagamit ng isang 2-yugto tagakiskis kabayaran opamp sinundan ng isang source tagasunod (mga tagasunod feed pabalik sa opamp neg), at ang output ay isang lingkod replica. Ang aking problema ay na kung gumagamit ng MOSFET bilang ang cap na kabayaran, ang maaari kong i-save ang lugar at malaking metal wire pathes (Kung gamitin caps mom, ang mga metal line esp kapangyarihan at lupa ay haharangan). Bilang isang architecture replica, ang feedback loop mismo ay bihira nabalisa. Kaya kung ano ang mga sagabal ng MOSFET compensation? Lalo na hindi na ipinapakita sa pamamagitan ng simulations sa parehong AC at Tran. Best Regards
 
[Quote = pixel] Paano mo conect mosfet bilang isang kapasidad? [/Quote] PMOS cap, gate sa 2 input yugto (isang NMOS gate), alisan ng tubig ang pinagmulan at N-mahusay shorted upang kumonekta sa 2nd na output yugto. Ang anumang mga puna o mungkahi? Salamat
 
Drawbacks ng isang MOSCAP sa kaibahan sa Metal sa Metal ay: 1 Boltahe non linearity 2 Paracitic substrate kapasitor Pero benepisyo ay AREA Ang non linearity ay hindi isang malaking problema para sa isang tagakiskis cap. Dapat lamang na siguraduhin na ang amp ay may phase margin kapag ang tagakiskis cap ay kampi na ito ay pinakamaliit na halaga, o maging sigurado na ito ay hindi kampi sa maging maliit. Maaari mong suriin kung ang mga non linearity ay modeled sa pamamagitan ng paggawa ng isang RC mababang pass at makita ang mga sulok dalas paghahalili sa pamamagitan ng paglalapat ng iba't ibang DC operating puntos. At maaari mong ilagay ang substrate takip sa output, dahil pagkatapos ay ito lamang load ang output ng kaunti.
 
Hi, drDOC: Hindi ko maintindihan kung ano ang "Paracitic substrate kapasitor" ay, maaari mong ipaliwanag ito para sa akin?
 
Ang iba pang mga disbentaha ng isang MOSFET ay na ang kanyang kapasidad swings sa inilapat boltahe - malaking oras, kung ikaw ay sa isang ganap na maubos ang teknolohiya, makabuluhang sa anumang kaso. Kaya habang maaaring magawa sa hit ang iyong phase margin ng katatagan ng layunin, malaking-signal signal AC ay makikita ang pagbaluktot nagpasimula. May posibilidad na ang isa sa mga karaniwang boltahe-mode output maaari kang maging matatag dahil ang kapasidad ay mataas (pagandahin mode) at sa iba pang mga dulo ikaw ay hindi matatag dahil ang kapasidad ay swung sa minimum (ubos). Pamamaraang isama back-to-back caps MOS (kaya na ang isa o ang iba pang ay palaging sa o malapit max), paggamit ng mga ubos-mode (lagi-pinahusay) MOSFETs, o attaching ang cap na nodes na kung saan ay palaging tiyak na ipataw ang nais na polarity sa sink gate.
 
Ang top plato ng iyong kapasitor ay ang gate ng PMOS?. Sa ilalim na plato ay ang kondaktibo channel na nilikha sa ilalim ng gate dahil sa akumulasyon. Subalit diyan ay ang pagsasaalang-alang sa kapasidad substrate. Ang PMOS katawan ay n-type upo sa isang substrate p-type. Ang substrate ay konektado sa lupa at na lumilikha ng isang parasitiko kapasidad kantong sa pagitan ng ilalim na plato at lupa. Kung drive mo sa ilalim na plato na may isang mababang impedance output, ang mga poste na ginawa ng mababang impedance output at ang kantong kapasitor ay sapat na mataas upang huwag pansinin.
 

Welcome to EDABoard.com

Sponsor

Back
Top