Ano ang mga pagkakaiba sa pagitan file na. Edf Netlist at. Vhd Netlist file?

S

sydundar

Guest
Mayroon akong isang compiled netlist (binili) na kung saan ay isang file na. Edf at nagbebenta kumpanya sinabi sa akin na kailangan mong gamitin. Edf file, wala synhesize iwan ng isang itim na kahon Ngunit coulndt i na sa tingin ko na ang aking Libero IDE Nais ni. Edn file. Matapos na i gumamit ng isang. Vhd file na ipadala sa amin din sa file na. Edf. Mayroon akong kunwa at ginamit ito sa isang hardwire problema hindi ang naganap. Gusto kong malaman na ano ang pagkakaiba sa pagitan ng vhd Netlist at. Edf netlist? Salamat.
 
Ang isang VHDL file ay source code at EDF na file ay isang synthesized bit ng code, kaya kung bakit hindi mo gayahin ito. Karaniwan mong iwanan ang block bilang isang itim na kahon at idagdag ito sa entablado tagapaglapat.
 
Tehere din. Vhd netlist file hindi lamang edf file. Gusto kong malaman kung ano ang mga pagkakaiba sa. Ano happned kung i ginamit. Vhd netlist file sa halip ng. Edf na sended sa akin parehong. Vhd netlist at edf netlist.
 
Walang ganoong bagay bilang isang netlist VHDL - ito ay ang source code na dapat mo upang gayahin. Maaaring maging isang disenyo na binuo gamit ang primitive na mga bahagi sa halip kaysa asal code.
 
Oo. Vhd netlist ay isang disenyo na binuo gamit primitives. Netlist din ang built in gamit primitives? im i maling

<span style="color: grey;"><span style="font-size: 10px">---------- Post idinagdag sa 09:58 ---------- Nakaraang post ay sa 9:54? - ---------[/SIZE] [SIZE = 1 ]---------- Post idinagdag sa 10:01 ---------- Nakaraang post ay sa 09:58 ----------[/SIZE] [SIZE = 1 ]---------- Post idinagdag sa 10:03 ---------- Nakaraang post ay sa 10:01 ----------</span></span>
ako kaya nalilito na kung ano ang ano:)

<span style="color: grey;"><span style="font-size: 10px">---------- Post idinagdag sa 10:06 ------ ---- Nakaraang post ay sa 10:03 ----------</span></span>
Walang ganoong bagay bilang isang netlist VHDL - ito ay pinagmulan code na dapat mo upang gayahin. Ito ay maaaring lamang ng isang disenyo na binuo gamit ang primitive na mga bahagi sa halip kaysa asal code.
kung ito maaaring i gayahin ang mga ito kung bakit din i kailangan ng netlist file. Ko parehong gayahin at tumakbo sa hardwire??
 
Ang VHDL netlist ay VHDL code instantiating primitives (kaya simulatable kung mayroon kang mga aklatan ng simulation para sa primitives). Ang edf mukhang higit pa tulad ng netlist na output ng anumang schemtic gusali ng tool (at hindi simulatable). Ang VHDL netlist pangangailangan upang pumunta sa pamamagitan ng pagbubuo, ngunit ang edf ay na synthesized.
 
Ang VHDL netlist ay VHDL code instantiating primitives (kaya simulatable kung mayroon kang mga aklatan ng simulation para sa primitives). Ang edf mukhang higit pa tulad ng netlist na output ng anumang schemtic gusali ng tool (at hindi simulatable). Ang VHDL netlist pangangailangan upang pumunta sa pamamagitan ng pagbubuo, ngunit ang edf ay synthesized
Himm, So kung mayroon i ang mga library ng simulation para sa primitives, vhd netlist ay mas mahusay kaysa sa edf netlist dahil i parehong gayahin at tumakbo sa hardwire. Sa kasong ito wala i kailangan edf netlist? Ayon sa akin; Siguro isa mga pakinabang ng edif netlist ay, ito ay naglalaman ng mano-mano informations ruta, kung may ay hindi mano-manong impormasyon sa edf netlist netlist vhd ay katulad sa edf netlist.
 

Welcome to EDABoard.com

Sponsor

Back
Top