Ano ang kakaiba Verilog??

A

abdalla

Guest
mangyaring i `m pagtatanong tungkol sa ang code na ito ....... laging @ (CLK) magsisimulang out
 
Ano mo ang nakasulat ayon dito parehong pagpaparami at paglilipat ay dapat na makumpleto sa isang orasan cycle lamang. Para sa modelsim ikaw ay hindi pagbibigay ng anumang impormasyon ng tiyempo. Kaya ito ay bumubuo ng walang error. Upang gawin shifiting ng data sa iisang orasan sa isa ay kailangang kung ano ay kilala bilang bariles shifter circuit! at hindi shift rehistro.
 
thx ... pero i `m talagang bago sa mundo na .. bakit kapag sinabi i out
 
Thats dahil ang divider ay malayo mas kumplikado sa hardware kaysa sa pagpapatakbo ng pagpaparami. Karamihan ng FPGA ng panahon ay may 18 sa pamamagitan ng 18 multiplier inbuild. Subalit walang divider lohika!
 
talagang thx .... huling tanong (ngayon: D) Ito ay maaaring maliit ngunit Kailangan ko ito ... kung paano initalize output sa verilog 95 module koko (sa akin); output [10:00] ako;:: PAANO upang initilze sa akin? sa pamamagitan ng Zero
 
pagkatapos ng maliit na paghahanap i natagpuan na maaari i paunang ang anumang mga rehistro sa Verilog 2001 (hindi sa verilog 95) ... ngunit kapag i synthesize i kayong erro ... ok sabihin mo lamang ang mga pagsisimula para sa simulation ok ... ngunit kailangan ko upang gumawa ng rehistro initalized na may isang tiyak na halaga ... kung paano ko ito
 
[Quote = abdalla] matapos kaunti paghahanap i nahanap na i Maaari paunang anumang magrehistro sa Verilog 2001 (hindi sa verilog 95) ... pero kapag i synthesize i kayong erro ... ok sabihin mo ang mga pagsisimula para sa simulation lamang ok ... pero i kailangang gumawa ng rehistro initalized sa isang tiyak na halaga ... kung paano ko ito [/quote] Hi, gamitin ang reset signal, sa reset magpasimula ang iyong magrehistro sa ang nais na halaga. salamat sawaak
 
maaari kang magpasimula ang iyong rehistro sa FPGA sa constrains.
 
Hi taong masyadong maselan sa pananamit, Kahit na kung ikaw ang code disenyo bilang in1
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top