ano ang kahulugan ng "mahina"?

[dechenxu]

Sa langguage VHDL, ang uri ng std_logic ay 9 estado kabilang "mahina mataas", "mahina kilalang", "mahina mababa", atbp. At wala i malaman ang mga pagkakaiba sa pagitan ng "mahina mataas" at "pagpwersa mataas", "mahina mababa" at "pagpwersa mababa", "mahina hindi kilala" at "pagpwersa hindi kilala". Maaari sinuman makakatulong sa akin? salamat sa iyo! dechenxu [Kulay = red] [/Kulay]

 

[revanth]

hi, sa digital na disenyo, kami ay may lohika estado {1,0, z, x} kung saan tumutugma sa {5v, 0v, z, (1.8-3) v} ayon sa pagkakasunud-sunod. sa std_logic, namin-kahulugan ng mga halaga (1.5-2.2) v bilang mahina-zero. Ang parehong paliwanag sumusunod para sa iba. namin karaniwang dumating sa kabuuan ng mga lohika estado lamang kapag ikaw ay nagtatrabaho sa ilang mga circuits komunikasyon. iba pa kung saan, ang karaniwang kalagayan {1,0, z, x} ay sumapat. ipaalam sa amin, kapag nakakuha ka upang madagdagan ang nalalaman. "Tamasahin ang iyong mga gawa"

 

[dechenxu]

Salamat sa iyo, revanth!

 

[Iouri]

Alos tandaan kung gawin mo ang syntizable module. pagkatapos ay doon ay tulad ng isang bagay ng linggo, lamang 1, 0, Z ay maaaring output din ay hindi mo maaaring basahin 'Z "bumalik