ang ilang mga problema tungkol sa input ng pagka-antala at output pagkaantala

[jinruan]

hi guys,
sino ang maaaring sabihin sa akin kung paano harapin ang mga sumusunod na kaso?

ako ay may dalawang orasan clk1 at clk2 sa aking mga disenyo,
clk1 ay isang input signal at clk2 ay isang gated orasan, input1 at input2 ay kamag-anak sa
clk1 at input3 at input4 ay kamag-anak sa clk2, paano maaari ako tukuyin ang input ng pagka-antala?
ako tukuyin bilang belows ngunit bigo:
set_input_delay 5.0-orasan clk1 (input1 input2)
set_input_delay 20.0-orasan mahanap (pin "SYNU0/U1/clk2") (input3 input4)

ano ang problema?

 

[honeyxyb]

dapat mong tukuyin clk2 bilang isang orasan.

 

[jinruan]

ako ay may tukuyin clk2 bilang isang orasan (ngunit ito ay isang panloob na pin),
ngunit ito ay nabigo.ang tanong ay kung orasan ay isang gated orasan (ito ay isang panloob na pin, sa ibang salita, ito ay hindi na output sa itaas module), kung paano ako tukuyin ang input | output pagka-antala sa orasan?

 

[spauls]

ay u sa pagkuha ng compilation error o lohikal na error?

 

[jinruan]

ipahiwatig nito na hindi mahanap ang orasan "clk2"

 

[eda_wiz]

jinruan wrote:

hi guys,

sino ang maaaring sabihin sa akin kung paano harapin ang mga sumusunod na kaso?ako ay may dalawang orasan clk1 at clk2 sa aking mga disenyo,

clk1 ay isang input signal at clk2 ay isang gated orasan, input1 at input2 ay kamag-anak sa

clk1 at input3 at input4 ay kamag-anak sa clk2, paano maaari ako tukuyin ang input ng pagka-antala?

ako tukuyin bilang belows ngunit bigo:

set_input_delay 5.0-orasan clk1 (input1 input2)

set_input_delay 20.0-orasan mahanap (pin "SYNU0/U1/clk2") (input3 input4)ano ang problema?