Ang AHB bus mas mababa ang bus kahusayan ng SDRAM?

[heartfree]

Ako ay nagtatrabaho sa isang proyekto ng Soc.
May isang SDRAM Controller balot na may AHB, Controller na ito ay may ilang mga kliyente na alos may AHB ako / O.
Narito ang aking tanong, ang AHB epekto ang kahusayan ng SDRAM system?
Ito ay mas mabuti kung ako alisin AHB balot ng parehong mga kliyente at SDRAM Controller?
salamat

 

[news]

Xiaomi pomimo swojego młodego wieku (została założona w 2010 roku), coraz lepiej radzi sobie na rynku urządzeń mobilnych. Firma zaczynająca od smartfonów już rozszerzyła swoją ofertę o tablet, oraz smart tv. Wszystkie ich urządzenia cechują się przystępną ceną, dobrymi parametrami, naprawdę niezłą jakością wykonania i systemem MIUI, bazującym na An...

Read more...

 

[uditkumar1983]

Hi
Sa tingin ko hindi dahil Paano mo paglilipat ng data sa pagitan ng mga ito, at AHB bus ay karaniwan na ginagamit para sa Mataas Pagganap, pipelined operasyon .. etc ....
ikalawang bagay na maaari ninyong makuha ang anumang bentahe sa ur kaso ngunit kailangan mong sundin ang isang karaniwang becuse sa ur Soc maaaring may mas IP at maaaring maging mas block ay ang pagkakaroon ng access sa SDRAM.
Din ako nagtatrabaho sa Soc Project ...
Dito din sa AHB balot ay ginagamit ...

Pagbati

 

[semiconductorman]

Ako humingi sa naiiba dito.SDRAM magsusupil dapat suporta AHB lamang kung ito ay inaasahan na maging isa sa mga kliyente sa AHB bus, kung tulad ng sa iyong kaso ito talks lamang sa isang module na pagkatapos ay maaari mong panatilihin ang iyong properitary interface upang i-save sa tiyempo at din hardware.
Ngunit sa iba pang mga kamay kung sa tingin mo ang iyong SDRAM magsusupil ay gagamitin sa iba't ibang mga proyekto ay gumagamit ng AHB ito ay maaaring gumawa ng ilang mga kamalayan upang panatilihin ito AHB complinat kaya sa susunod na pagkakataon na kailangan mo ito u muli at i-save ang iyong mga pagpapatunay at disenyo pagsisikap.

Sa wakas ang pinaka-mahalaga sa point.AHB interface ay hindi point2point, sa ibang salita ang lahat ng Masters / alipin pareho ang bus, kapag ang iyong SDRAM magsusupil ay gumagamit ng bus na walang ibang master / alipin ay maaaring makipag-ugnayan, ito ay maaaring maging problema kung gagawin mo malaki ang pagputok ng access depende sa iyong disenyo.

Ako hulaan ako binigyan ka ng sapat na pananaw na kumuha ng iyong sariling mga desisyon.

 

[heartfree]

thanks pareho ng sa iyo.
Aking mga kinauukulan ay:
Kapag MasterA basahin SDRAM, bago data sdram bumalik, magkakaroon ng cas latency ng hindi bababa sa, kung sa susunod na pagkakataon masterB basahin SDRAM, magkakaroon din ng isang cas latency ng hindi bababa sa.
Ngunit kung gagamitin namin ang pagmamay-ari ng bus, maaari naming nakatago ang ikalawang latency cas.
Talaga, hindi ko magkaroon ng isang malinaw na architecture ng uri ng function na bloke, Puwede ba ninyo akong bigyan ng isang halimbawa para sa disenyo?

 

[uditkumar1983]

Hi ..
I did't got na pang-unawa mo r na nagsasabi "ay ginagamit namin ang pagmamay-ari ng bus, maaari naming nakatago ang ikalawang cas latency" ...
na alam ko kung may ra pulutong ng mga panginoon at alipin konektado sa SDRAM controlller kaysa sa paligid ng 25% bandwidth pag-aaksaya dahil sa itaas ng memorya ng router ngunit matapos na din nito para sa pinakamahusay na ginagamit.

 

[zhangpengyu]

Ito / s mahirap na gawin ito.kapag mastera access sdram, sdram magsusupil ay dapat malaman ang haddr ng masterb, at pagkatapos ng ikalawang latency cas siguro tinanggal.
amba2 mahirap.
amba3 marahil ang OK.