Aliw-iw Virtuso: Paano modelo ang kasalukuyang limiter

[mvj]

Hi Lahat, Maaari ko malalaman kung may ay isang paraan sa modelo ng kasalukuyang limiter sa ritmo. Kailangan ko sa desing ng isang amplifier na may isang kasalukuyang ng 100uA sa ang pangalawang yugto. Gusto ko sa modelo na ito upang makita kung paano ang lumilipas tugon ay kapag na nagtutulak ng capacitive load. Salamat ng marami in advance!! M.

 

[leo_o2]

Bakit hindi direktang gamitin ang kasalukuyang mirror Ota sa 100uA output?

 

[erikl]

Siguro dahil mvj nais na makita ang lumilipas tugon ng kanyang sariling amplifier ?

 

[mikersia]

sa kaso ng paggamit ng simulator sa ritmo / Spectre isang "Boltahe kinokontrol Boltahe Source" Halimbawa (ibig sabihin "vccs") ay maaaring gamitin lamang sa tinukoy na minumum at kasalukuyang limitasyon ng maximum output. sa kaso ng asal (halimbawa VerilogA) module paglalarawan isang construction "kung ... iba pa kung ..." dapat tulong: ... kung (Iout> Ilim) simulan Iout = Ilim; end iba pa kung (Iout <-Ilim) simulan Iout =-Ilim; end ...