ako nahihirapan sa pag-unawa layout ng MIM capacitator

[henrywent]

hi there,
Ako nahihirapan sa pag-unawa ang layout ng MIM kapasitor Pcell na ibinigay ng SMIC PDK.Mula sa layout, ang MIM kapasitor ay binubuo ng mga m5, mim at m6 layers.m6 ay ang pinakamataas na patong sa proseso.aking tanong ay kung m5 ay sa ilalim na layer ng takip, na layer ay ang pinakamataas na layer ng takip, mim o m6?Ay mim layer ng isang pisikal na patong o isang tunay na layer?kung ano ang mas kataka-taka ay pareho na sa ilalim plato at sa itaas na plato ay tapped out sa m6 sa pamamagitan ng VIA5-6.Kaya tila na walang posibilidad para sa m6 na sa itaas na patong ng kapasitor at mim ay isang pisikal na layer (at sa itaas na layer para sa cap), ngunit kung paano mim layer pumunta sa m6 sa pamamagitan ng VIA5-6, dahil ito ay hindi m5 metal?Ako ay talagang naguguluhan, ang anumang puna ay appreciated.
pagbati,
Henry

 

[erikl]

Hi henrywent,
Naiintindihan ko rin ang iyong pagkalito; ko minsan ay ang parehong

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

Kaya sinubukan kong ilarawan ang mga istraktura at mga pag-asa na ito ay maliwanag:
Ang mim layer ay isang karagdagang (pisikal, sa halip manipis) metal layer sa pagitan ng mga m5 at m6 na nakahiwalay sa pamamagitan ng isang napaka-manipis na layer pagkakabukod mula sa m5 (kasalukuyan madalas mula sa mataas na k materyal), kasalukuyan lamang sa takip MIM posisyon (ibig sabihin etched malayo sa ibang lugar) .Structure na ito (manipis paghihiwalay layer ng mataas na k materyales) ay nagbibigay-daan para sa mataas na halaga ng takip ng bawat lugar.
Sa tuktok ng mim layer ay ang mga normal na layer paghihiwalay sa pagitan ng mga m5 at m6, kaya ang VIA5-6 kumonekta mim sa m6.At hindi m5 sa m6, bilang layout ang gagawing ipagpalagay na kung ang mim patong na ito ay hindi ipinapakita.
Cheers, erikl

 

[henrywent]

salamat sa iyo, ang iyong sagot ay very helpful sa akin!