4-bit counter code sa VHDL

[cooldonegalman]

Mayroon na gawin ang isang 4-bit counter code sa VHDL. Hads isang 4 input line (A) ng isang 10Hz CLK input ng isang load input na kung saan ay asynchronous UP / Down (Down ay Hindi down) at kasabay ng isang I-reset ang input na kung saan ay asynchronous isang 2 linya setect input line (x) 2 line setect input line ng isang 4 output linya (bilang) ng isang output line na tinatawag na (xeq Y) ba ang sinuman kung ang code. Anumang impormasyon na makakatulong ay mahusay. Salamat [/u]

 

[horzcat]

Suriin ang mga digital na lohika ng libro ng Brown at Vranesic libro.