4:44-convert ng Real Number sa Standard na lohika Vector sa VHDL

[jose2]

Paano convert ng Real Number sa Standard na lohika Vector sa VHDL?

 

[FvM]

Imbes malayo mula sa isang malinaw na tanong.Ako hulaan, ka magkulang ang std_logic_vector na kumakatawan sa isang numero.Ngunit kailangan mong tukuyin ang format ng numero, hal-sign o hindi linagdaan, praksyonal o integer, marahil isang float format?

Sa synthesizable VHDL, mga tunay na uri ay maaring umiral lamang bilang isang pare-pareho o isang variable na sumulat ng libro para sa mga oras ng pagkalkula.Na, kung ano ang balak mo?

 

[jose2]

Unang Sagot:Ako hulaan, ka magkulang ang std_logic_vector na kumakatawan sa isang numero.Ngunit kailangan mong tukuyin ang format ng numero, hal-sign o hindi linagdaan, praksyonal o integer, marahil isang float format?

Sa synthesizable VHDL, mga tunay na uri ay maaring umiral lamang bilang isang pare-pareho o isang variable na sumulat ng libro para sa mga oras ng pagkalkula.Na, kung ano ang balak mo?Ang aking sagot at comments;Ang format na ito ay nilagdaan at float number (lumulutang point).Sa ibang salita, ako ay tulad ng sa kung paano nagko-convert STD_LOGIC_VECTOR sa Signed lamo NUMBER.Thanks in advance!

 

[FvM]

Sa ibang salita, na gusto mong malaman, kung paano ang tunay na numero ay kinakatawan ng std_logic_vector gamit ang isang lumulutang point format?

IEEE 754 tumutukoy sa karosa na format, na ang karamihan ay ginagamit.

and double
in C language implementation.

Ang mga pamantayang format ay kilala bilang single
at double
sa C wika pagpapatupad.Lamo IP na ibinigay ng Programmable lohika vendor alinman na ito ay gumagamit ng standard na format o pasadyang mga tiyak na mga format sa parameterizable mantissa at simbolo lapad.

Ang VHDL ibunsod pakete ay maaaring gamitin bilang isang panimulang punto
http://www.vhdl.org/vhdl-200x/vhdl-200x-ft/packages/files.html