| Author | Mensahe |
|---|
nagraj
Joined: 18 Pebrero 2004
Posts: 52
Nakatulong: 1
|  Marso 20, 2004 9:54 orasan ng data pagbawi ....? | | |
|
| | kung paano mag-alaga orasan data pagbawi sa disenyo ... sa anumang mga halimbawa |
|
| Bumalik sa tuktok | |
 |
ucassbo
Joined: 23 Marso 2004
Posts: 5
| Marso 23, 2004 14:21 Re: orasan data pagbawi ....? | | |
|
| | gumamit ng isang data-strobe pamamaraan upang makuha ang orasan sa isang XOR gate. makita ang DS-DE para sa karagdagang impormasyon. |
|
| Bumalik sa tuktok | |
|
zyphor
Joined: 22 Nobyembre 2003
Posts: 100
Nakatulong: 1
| Marso 24, 2004 10:42 Re: orasan data pagbawi ....? | | |
|
| | ilang serdes disenyo ay maaaring ang iyong reference. |
|
| Bumalik sa tuktok | |
|
nagraj
Joined: 18 Pebrero 2004
Posts: 52
Nakatulong: 1
| Hunyo 14, 2004 18:30 Re: orasan data pagbawi ....? | | |
|
| din sa wakas natagpuan ko ang ilan sa mga solusyon sa xilinx manual application ng FPGA disenyo sa paksang ito ...
Kung ang isang tao ay interesado maaari nilang basahin ang manual application mula sa xilinx website sa ilalim ng mga produkto at datasheets seksyon .....
 |
|
| Bumalik sa tuktok | |
|
Google
AdSense
| Hunyo 14, 2004 18:30 Patalastas | | |
|
|
|
|
| Bumalik sa tuktok | |
|
layes2
Joined: 03 Dec 2004
Posts: 346
Nakatulong: 5
| Mayo 18, 2005 9:21 Re: orasan data pagbawi ....? | | |
|
| kung ano ang gusto mong
ang lock ng oras
ang ber? |
|
| Bumalik sa tuktok | |
|
justin.li
Joined: 08 Dec 2005
Posts: 14
| Enero 17, 2006 1:14 orasan ng data pagbawi ....? | | |
|
| Isang SERDES na natatanggap ng isang mabilis na serial signal (eg, 2.5 Gbits / s) at deserializes ito sa slower kahanay senyas (hal., walong 311-Mbit / s signal). Sa data rate ng pagtaas, maraming mga kumpanya na nais upang maisama sa isang SERDES sa kanilang ASICs at iba pang malalaking digital na chip. Problema lumabas dahil IC supplier ay hindi ganap na pagsubok ang SERDES bago pagsasama ito sa isang disenyo. Para sa ASIC mga customer, ang pagbabawas ng gastos ay nangangailangan ng IC supplier na maunawaan ang mga isyu sa signal integridad, pre-test mahalagang intelektwal (IP), at nagbibigay ng mga katangian testability sa macros.
Sa pamamagitan ng matalim, matagal downturn sa industriya ng komunikasyon, mga kumpanya ay may shifted ang kanilang pokus mula sa pursuing pagputol-gilid teknolohiya na gagawa ng network kapasidad sa pagbibigay ng mataas na competitive na mga handog na ma-enable ang mga bagong serbisyo sa isang mas mababang gastos. Mga Kumpanya Kailangan pakikinabangan ang kumpletong komunikasyon IP portfolio at mapabuti ang hudyat ng integridad. Gamit ang mas mataas na mga rate ng data, SERDES macrocell integration ay isa sa pinaka-importanteng isyu ngayon. Pagsasanib ng mga function SERDES sa mas malaki, ang sistema sa antas ng ICS lowers sistema ng gastos kung ikukumpara sa mga standalone na mga aparato SERDES. Pagsasama-sama ng biyak din sa paggamit ng kapangyarihan at nagpapabuti sa signal integridad.
Upang manalo, mga kompanya ay dapat isama ang matagumpay na SERDES sa unang pagkakataon, at pre-testing ay nagsisigurado na. Customers ay demanding upang makita ang pagsubok silikon bago pagsasama-sama at unting pagbabahagi ng kanilang mga kabiguan na SERDES provider ay hindi ma-enable ang unang-ipasa ang tagumpay. Pagpapanatiling mababa ang mga gastos ay nagsisimula sa mga unang-ipasa ang tagumpay. Ito ay nagtatapos sa ramping sa produksyon ng lakas ng tunog mabilis. |
|
| Bumalik sa tuktok | |
|
