orasan at data pagbawi

EDAboard.com Forum Index -> PLD, SPLD, Gal, CPLD, FPGA Design -> orasan at data pagbawi

Author

Mensahe

vinod_g

Joined: 29 Nobyembre 2006
Posts: 72
Nakatulong: 6

Disyembre 30, 2008 7:10 orasan at data pagbawi

Nangangailangan ako CDR (Clock at ang data pagbawi) module. Ay ito ay magagamit sa FPGA o namin sa disenyo?

Bumalik sa tuktok

Google
AdSense
Google Adsense

Disyembre 30, 2008 7:10 Patalastas

Bumalik sa tuktok

ducna

Joined: 19 Enero 2006
Posts: 16

06 Jan 2009 5:06 Re: orasan at data pagbawi

Ako familar sa Xilinx, kaya wala akong ideya para sa iba pang mga pamilya, ngunit sa tingin ko ang mga ito ay lubos na pareho. Sa Xilinx, ay hindi na isinama bahagi CDR, gayunman, ang kabutihang-palad may ilang mga App Notes tulad ng: xapp224, xapp250, xapp868, ... napaka-usuful para sa CDR application. Gayundin, maaari mong suriin sa Internet sa google, diyan ay a pulutong ng impormasyon para sa iyo

Hope na ito ay nakakatulong,

Bumalik sa tuktok

amitjagtap

Joined: 10 Enero 2007
Posts: 124
Nakatulong: 6

Enero 23, 2009 11:53 orasan at data pagbawi

hi
Sa ilang mga FPGA CDR ay doon. Sa Xilinx FPGA managers Clock ay doon. U maaari na disenyo ng isang simpleng clk n data pagbawi ckt gamit gilid detektor at mataas na frequency counter ....

Bumalik sa tuktok