Patakaran | Recent posts | paksa RSS | Hanapin | Register | Mag-log in

Kasabay at asynchronous disenyo sa SOC magkasalubong



Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Methodologies & Tools (Digital) -> kasabay at asynchronous disenyo sa SOC magkasalubong
Arabic bersyon Bulgarian bersyon Tagalog bersyon Czech bersyon Danish bersyon German na bersyon Griyego bersyon Ingles na bersyon Espanyol na bersyon Finnish bersyon Pranses bersyon Hindi bersyon Croatian bersyon Indonesian bersyon Italyano bersyon Hebreo bersyon Japanese bersyon Korean bersyon Lithuanian bersyon Latvian bersyon Dutch bersyon Norwegian bersyon Polish bersyon Portuges na bersyon Romanian bersyon Russian bersyon Slovak bersyon Tagalog bersyon Serbian bersyon Swedish bersyon Tagalog version Ukranian bersyon Vietnamese bersyon Chinese bersyon
May-akda Mensahe
vlsitechnology



Joined: 01 Nov 2007
Posts: 250
Helped: 6


Post 06 Nov 2007 20:47 kasabay at asynchronous disenyo sa SOC magkasalubong

Ano ang pagkakaiba sa pagitan ng kasabay at asynchronous disenyo

KUNG kami ay may dalawang clocks sa kasabay na disenyo at pagkatapos ay magkakaroon ng pagkakataon na ang aking hilig ay hindi matugunan ang mga disenyo ng mga kinakailangan pagkatapos paggawa ang optimization rin pagkatapos sa panahon na iyon kung paano i-optimize ang shd na disenyo?
kahit sino ay maaaring ipaliwanag sa akin?
Bumalik sa tuktok
gliss



Joined: 23 Apr 2005
Posts: 666
Helped: 61
Lokasyon: Boston Metro Area


Post 06 Nov 2007 21:40 kasabay at asynchronous disenyo sa SOC magkasalubong

Kasabay sistema ay hinihimok na orasan sa pamamagitan ng mga network. Asynchronous iyan ay hindi. SOC ay automated kasangkapan para sa tiyempo analyzis at optimization. Maaari kang magpatakbo ng mga kasangkapan na ito sa iba't ibang mga puntos sa daloy. Pagkatapos ng orasan puno synthesis maaari mong isagawa optimization tulad ng paglipat ng mga bloke sa paligid at ang pagbabago / pagdaragdag ng orasan buffers.

Halimbawa, kung diyan ay masyadong maraming scew, maaari mong palitan ang mag-iba ng daan at ang disenyo, baguhin ang orasan puno pamamaraan, gumamit ng iba't-ibang mga buffers / etc. Kapag ginawa mo ito optimization ikaw ay gumagamit ng mas maraming posibleng lugar at higit na kapangyarihan,

Dagdag dito, ang pinaka magandang ASIC aklatan isama ang dalawang oras ng buffers, isa para sa pangkalahatang paggamit at isa para sa mga partikular na orasan signal, siguraduhing ikaw ay gumagamit ng naaangkop na iyan.
Bumalik sa tuktok
Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Methodologies & Tools (Digital) -> kasabay at asynchronous disenyo sa SOC magkasalubong
Page 1 of 1 Lahat ng oras ay GMT 2 Oras


Pang-aabuso | | Administrador | | Tagapamagitan | | Support sa amin | | sitemap
topic RSS