Patakaran | Recent posts | paksa RSS | Hanapin | Register | Mag-log in

Paano implimente ng isang CDR (orasan at data bawing) circuits.

Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Methodologies & Tools (Digital) -> Paano implimente isang CDR (orasan at data bawing) circuits.
Arabic bersyon Bulgarian bersyon Tagalog bersyon Czech bersyon Danish bersyon German na bersyon Griyego bersyon Ingles na bersyon Espanyol na bersyon Finnish bersyon Pranses bersyon Hindi bersyon Croatian bersyon Indonesian bersyon Italyano bersyon Hebreo bersyon Japanese bersyon Korean bersyon Lithuanian bersyon Latvian bersyon Dutch bersyon Norwegian bersyon Polish bersyon Portuges na bersyon Romanian bersyon Russian bersyon Slovak bersyon Tagalog bersyon Serbian bersyon Swedish bersyon Tagalog version Ukranian bersyon Vietnamese bersyon Chinese bersyon
May-akda Mensahe
dd2001



Joined: 14 Apr 2002
Posts: 282


Post 18 Jul 2002 0:31 Paano implimente isang CDR (orasan at data bawing) circuits.

Anumang isa kung ang topic na ito? Ako aready kung PLL, ngunit kung paano mag-aplay PLL na ito?
Bumalik sa tuktok
View user's profile
shell3



Joined: 28 Mar 2002
Posts: 36


Post 18 Jul 2002 3:55

Karaniwang ang PLL ay ginagamit upang buhaying muli ang orasan mula sa data
daloy. Ang orasan ay hile-hilera sa gitna ng data patern,
upang ang mga data ay maaaring deserialised. Ang data ay karaniwang scrambled
na siguraduhin na may pinakamaliit na transitions sa bawat yunit ng oras upang mapanatili ang
ang PLL nakakandado.

Kung ikaw ay gumawa ng isang paghahanap para sa SONET OC12 sangkap makakahanap ka ng isang pulutong
doc ng mga kamag-anak sa CDR.
Bumalik sa tuktok
View user's profile
Google
AdSense





Post 18 Jul 2002 3:55 Ads



Bumalik sa tuktok
vsop



Joined: 24 Aug 2001
Posts: 54
Lokasyon: silangan


Post 19 Jul 2002 20:18

Hindi ako sigurado kung ito ay kung ano ang gusto mo.
Bumalik sa tuktok
View user's profile
vsop



Joined: 24 Aug 2001
Posts: 54
Lokasyon: silangan


Post 19 Jul 2002 20:21

sorry, isang pagkakamali!
Bumalik sa tuktok
View user's profile
vsop



Joined: 24 Aug 2001
Posts: 54
Lokasyon: silangan


Post 19 Jul 2002 20:23

at ang kanyang mga code!
Bumalik sa tuktok
View user's profile
dd2001



Joined: 14 Apr 2002
Posts: 282


Post 19 Jul 2002 22:12 Thanks parehong pf shell3 at vsop.

NapahiyaNapahiyaNapahiyaNapahiyaNapahiya
Bumalik sa tuktok
View user's profile
andy2000a



Joined: 18 Jul 2001
Posts: 756
Helped: 7


Post 13 Sep 2002 12:11 gamitin multi bahagi orasan piliin ang data

gumamit ng multi bahagi orasan, at piliin ang "karapatan" orasan upang magkasya "setup ng oras"
dati ipaalam sa "sampling clk sa gitna ng" in_data ""
Bumalik sa tuktok
View user's profile
layes2



Joined: 03 Dec 2004
Posts: 346
Helped: 5


Post 18 Mayo 2005 9:09 Re: Paano implimente isang CDR (orasan at data recovery) circui

cdr
youcan gamitin pll
o etc
oversample
o
* n bilis ng orasan
Bumalik sa tuktok
View user's profile
kapangyarihan-twq



Joined: 10 Jun 2005
Posts: 374
Helped: 3


Post 14 Hun 2005 5:33 Re: Paano implimente isang CDR (orasan at data recovery) circui

maaari mong gamitin ang pll (gamit ang isang singsing osc para sa VCO) na bubuo ng maramihang mga clocks

na may iba't-ibang bahagi (halimbawa 0, 45, 90, 135, 180, 225, 270, 315),

pagkatapos ay gamitin ang ilang mga algorithm upang piliin ang mga angkop na bahagi orasan upang gamitin.




dd2001 wrote:
Anumang isa kung ang topic na ito? Ako aready kung PLL, ngunit kung paano mag-aplay PLL na ito?
Bumalik sa tuktok
View user's profile
Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Methodologies & Tools (Digital) -> Paano implimente isang CDR (orasan at data bawing) circuits.
Page 1 of 1 Lahat ng oras ay GMT 2 Oras


Pang-aabuso | | Administrador | | Tagapamagitan | | Support sa amin | | sitemap
topic RSS