| Author | Mensahe |
|---|
xwcwc1234
Joined: 21 Hulyo 2001
Posts: 316
Nakatulong: 5
|  08 Dec 2004 10:31 Clock at ang data pagbawi ng circuit | | |
|
| Hi sa lahat,
Kailangan ko na disenyo ng isang 10MHz clock at data pagbawi ng circuit. Kahit sino ay may ilang mga ideya sa subject na ito (kasama ang bahagi detektor, VCO at iba pa)? |
|
| Bumalik sa tuktok | |
 |
Google
AdSense
| 08 Dec 2004 10:31 Patalastas | | |
|
|
|
|
| Bumalik sa tuktok | |
|
lianming1
Joined: 11 Enero 2004
Posts: 45
Nakatulong: 4
| 09 Dec 2004 7:24 Clock at ang data pagbawi ng circuit | | |
|
| | marahil maaari mong dalhin tumingin ng libro sa pamamagitan ng razavi |
|
| Bumalik sa tuktok | |
|
xwcwc1234
Joined: 21 Hulyo 2001
Posts: 316
Nakatulong: 5
| 09 Dec 2004 7:36 Re: Clock at ang data pagbawi ng circuit | | |
|
| | Oo, Nabasa ko Razivi's libro sa ito paksa. Subalit, para sa halos CDR circuits, walang mga frequency detektor ay may malawak na makuha ang hanay. Iyan ang problema. Aking VCO palaging may malaking pagkakaiba-iba sa ilalim ng pagkakaiba-iba ng proseso at boltahe, temperatura at iba pa |
|
| Bumalik sa tuktok | |
|
sutapanaki
Joined: 02 Nov 2001
Posts: 579
Nakatulong sa: 33
| 09 Dec 2004 22:34 Re: Clock at ang data pagbawi ng circuit | | |
|
| | Ang iyong mga papasok na data ay clocked sa transmiter magtapos sa isang tiyak na dalas na kung saan na dapat mong malaman ng humigit-kumulang - sabihin 10MHz. Bakit hindi ikandado ang iyong VCO muna sa isang regular na orasan ng 10MHz gamit ang isang PFD, bayad bomba at iba pa tulad ng isang PLL at pagkatapos na ito ay naka-lock pagkatapos ay lumipat sa sa isang bahagi detektor matanggap ang inyong tunay na data at gawin ang pagkuha. Ito paraan ng VCO ay oscillating sa isang dalas malapit sa tama ang isa at ang lahat ng kailangan mong gawin ay ang makuha ang bahagi na may paggalang sa ang data. |
|
| Bumalik sa tuktok | |
|
xwcwc1234
Joined: 21 Hulyo 2001
Posts: 316
Nakatulong: 5
| Disyembre 10, 2004 5:04 Re: Clock at ang data pagbawi ng circuit | | |
|
| | Sa kasamaang palad, ang aking mga circuit ay walang auxiluary input PLL sanggunian, upang hindi na ako maka-lock ang VCO sa isang kilalang frequency. Naghahanap ako ng isang circuit na maaaring magamit bilang PFD sa CDR. Iyan ay kung ano ang gusto ko. |
|
| Bumalik sa tuktok | |
|
sutapanaki
Joined: 02 Nov 2001
Posts: 579
Nakatulong sa: 33
| Disyembre 10, 2004 7:59 Re: Clock at ang data pagbawi ng circuit | | |
|
| | At dapat mong malamang na malaman na ang data (halimbawa NRZ) ay hindi naglalaman ng enrgy sa dalas ng orasan at ito ay mahirap gamitin somethink tulad ng isang PFD sa lock sa isang bagay na hindi doon. Nakarating na-iisip tungkol sa paggawa ng gilid ng pagtuklas upang lumikha ng enerhiya sa dalas ng orasan? |
|
| Bumalik sa tuktok | |
|
andy1
Joined: 24 Hulyo 2004
Posts: 126
Nakatulong: 2
| Disyembre 13, 2004 0:46 Re: Clock at ang data pagbawi ng circuit | | |
|
| Maaari ninyo naglalarawan sa mga karagdagang mas detalyado kung anong uri ng input signal format (NRZ, Manchester ...). Hindi lamang may sa lock ang orasan sa lokal na oscilator, kailangan mong lock sa mga incomming signal din. Maaaring makakuha ng kumplikado. Sa tingin ko may mga IC na ginamit sa ethernet at lan na aplikasyon maaari mong gamitin.
Mangyaring tingnan ang kalakip na file para sa ilang mga pangunahing ideya.
|
|
| Bumalik sa tuktok | |
|
aicer
Joined: 20 Oktubre 2004
Posts: 7
| Disyembre 14, 2004 17:01 Clock at ang data pagbawi ng circuit | | |
|
| | ako hulaan ang inyong arkitektura ay kambal-Umikot na walang sanggunian orasan signal ... kailangan mo ng PD FD CPs LPF & VCO .. Linear phase PD ay angkop para sa iyong disenyo. Ito ay mabuti para sa 10MHz data rate, ang lahat ng mga kasanayan sa disenyo maaari mong suriin ang papers.The close loop pagsusuri ng PD bahagi ay katulad ng PLL, ang isa sa mga bahagi FD suriin ang mga palitin detector.Remember kadalasan, ang VCO na kailangan upang makabuo ng multi-bahagi (0 90 180 270 o sa 0 45 90 ... etc) dahil sa FD requirements.I iminumungkahi ng isang papel tungkol sa FD bahagi para sa u "Ang isang 3,125-gb / s Clock at Data Recovery Circuit para sa 10-Gbase -LX4 Ethernet "(may-akda: Shen-Iuan Liu et al.) |
|
| Bumalik sa tuktok | |
|
CDRCDR
Joined: 15 Pebrero 2004
Posts: 82
Nakatulong: 2
| 14 Dec 2004 21:24 Clock at ang data pagbawi ng circuit | | |
|
| | Inirerekomenda ko Potbaker's PFD para sa inyo na gamitin, kung saan ang dobleng talim DFFs ay ginagamit upang makagawa ng mga bahagi ng pagtuklas, at pagkatapos ng dalawang bahagi detecor (ako / T) ay makagawa ng isang PFD.It ay hindi kailangang reference orasan |
|
| Bumalik sa tuktok | |
|
andy1
Joined: 24 Hulyo 2004
Posts: 126
Nakatulong: 2
| Disyembre 15, 2004 5:46 Re: Clock at ang data pagbawi ng circuit | | |
|
| Pa rin ako ng isip ang salitang "orasan bawing" medyo nakakalito since, hindi bababa sa karamihan sa pagpapatupad, diyan ay alway ng isang lokal na orasan kaya hindi na kailangan "upang makuha ang orasan" mula sa kahit saan.
Ano ang karaniwang nangyayari ay ang umiiral na orasan ng lokal na mga pangangailangan sa align ang kanyang bahagi sa imcomming data. Ang mga lokal na orasan ay karaniwang nakukuha mula sa isang lokal na osileytor.
Ang terminong "orasan alignment" ay mas naglalarawang. |
|
| Bumalik sa tuktok | |
|
aicer
Joined: 20 Oktubre 2004
Posts: 7
| Disyembre 18, 2004 12:21 Clock at ang data pagbawi ng circuit | | |
|
| | sa katunayan, tulad ng andy1 saying.There ay karaniwang isang reference orasan sa maraming orasan CDR design.reference maaaring mapabuti ang acquisition oras at disenyo circuit magkano easier.In ang aking mga sanaysay, ako na disenyo ng isang CDR sa referenceless orasan. ako nakikilala maraming isyu na hindi na umiiral sa CDR may reference clock.So ... siguro u dapat na baguhin ang iyong mga topology kung ikaw ay isang tao o pahintulot. |
|
| Bumalik sa tuktok | |
|
